-
公开(公告)号：CN118629999A
公开(公告)日：2024-09-10
申请号：CN202410611196.1
申请日：2024-05-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/48 , H01L21/60
Abstract: 实施例包括器件。器件包括：中介层；封装衬底；以及将封装衬底接合至中介层的导电连接件。导电连接件的每个具有凸侧壁。导电连接件的第一子集在顶视图中设置在封装衬底的中心中。导电连接件的第二子集在顶视图中设置在封装衬底的边缘/拐角中。导电连接件的第二子集的每个具有比导电连接件的第一子集的每个大的高度。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113113318B
公开(公告)日：2024-08-27
申请号：CN202110275797.6
申请日：2019-02-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L21/60 , H01L21/768 , H01L21/56 , H01L21/683 , H01L23/498 , H01L23/31 , H01L23/525 , H01L23/538 , H01L25/10 , H10B80/00
Abstract: 在一个实施例中，一种用于形成半导体器件的方法包括：将第一封装组件与第二封装组件对准，第一封装组件具有第一区域和第二区域，该第一区域包括第一导电连接件，该第二区域包括第二导电连接件；在第一封装组件的顶表面的第一部分上执行第一激光照射，第一激光照射使第一区域的第一导电连接件回流，第一封装组件的顶表面的第一部分与第一区域完全重叠；并且在执行第一激光照射之后，在第一封装组件的顶表面的第二部分上执行第二激光照射，第二激光照射回流第二区域的第二导电连接件，第二封装组件的顶表面的第二部分与第二个区域完全重叠。本发明的实施例还提供了另外的用于形成半导体器件的方法以及封装件。
-
公开(公告)号：CN118280852A
公开(公告)日：2024-07-02
申请号：CN202410183894.6
申请日：2024-02-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/48 , H01L23/488
Abstract: 本发明提供一种电子装置，包括封装衬底以及设置于封装衬底上且通过导电凸块电性连接至封装衬底的结构。导电凸块的材料包括含铋(Bi)合金或含铟(In)合金。在一些实施例中，含铋(Bi)合金包括Sn‑Ag‑Cu‑Bi合金。在一些实施例中，包含在Sn‑Ag‑Cu‑Bi合金中的铋(Bi)的浓度范围为约1wt％至约10wt％。本发明还提供了用于形成Sn‑Ag‑Cu‑Bi合金的方法。
-
公开(公告)号：CN118116882A
公开(公告)日：2024-05-31
申请号：CN202410165521.6
申请日：2024-02-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/488 , H01L21/50 , H01L21/56 , H01L21/60
Abstract: 本申请的实施例是一种集成电路封装件，该集成电路封装件包括：衬底，包括导电焊盘；封装组件，利用焊料连接件接合至衬底的导电焊盘，封装组件包括集成电路管芯，集成电路管芯包括管芯连接件，焊料连接件中的一个耦接至管芯连接件的每个和衬底的相应导电焊盘；第一介电层，横向围绕管芯连接件的每个和焊料连接件的部分；以及第二介电层，位于第一介电层和衬底之间，第二介电层横向围绕衬底的导电焊盘的每个。本申请的实施例还涉及形成集成电路封装件的方法。
-
公开(公告)号：CN117766410A
公开(公告)日：2024-03-26
申请号：CN202311636648.3
申请日：2023-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L25/065 , H01L23/498
Abstract: 本揭露实施例提供包括使用焊料的半导体组件及其制造方法。在实施例中，焊料使用第一抗张加强材料、第二抗张加强材料以及共晶调整材料。藉由使用此些材料，所形成且经使用的焊料可具有较少的针状结晶。若非使用此些材料，可能在放置与使用焊料的期间产生针状结晶。
-
Patent Agency Ranking
公开(公告)号：CN115881650A
公开(公告)日：2023-03-31
申请号：CN202210761135.4
申请日：2022-06-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/528 , H01L21/56 , H01L21/683
Abstract: 一种形成封装件的方法包括形成重建晶圆，该形成晶圆包括将多个器件管芯放置在载体上方，将多个器件管芯密封在密封剂中，以及在多个器件管芯和密封剂上方形成再分布结构。再分布结构包括多个介电层和位于多个介电层中的多个再分布线。该方法还包括对重建晶圆执行修整工艺。修整工艺形成用于重建晶圆的圆形边缘。对重建晶圆执行锯切工艺，使得重建晶圆包括笔直边缘。本发明的实施例还涉及封装件。
-
公开(公告)号：CN114823464A
公开(公告)日：2022-07-29
申请号：CN202210115968.3
申请日：2022-02-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/683 , H01L21/67
Abstract: 本发明实施例是有关于一种叠层吸盘、叠层工艺及半导体封装体的制造方法。一种用于膜材料的叠层的叠层吸盘包括支撑层和顶层。顶层设置在支撑层上。顶层包括聚合物材料，聚合物材料的肖氏硬度A低于支撑层的材料的肖氏硬度A。顶层和支撑层具有贯穿其中的至少一个真空沟道，至少一个真空沟道从顶层的顶表面垂直延伸到支撑层的底表面。
-
公开(公告)号：CN108807196B
公开(公告)日：2022-01-28
申请号：CN201711130777.X
申请日：2017-11-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56
Abstract: 根据一些实施例，提供芯片封装体的形成方法。上述方法包含形成保护层，以围绕半导体管芯，其中保护层具有相对的第一表面及第二表面。上述方法包含形成介电层于保护层的第一表面及半导体管芯上方。上述方法包含形成导电部件于介电层上方，使得导电部件电性连接至半导体管芯的导电元件。上述方法还包括将翘曲控制元件压印至保护层的第二表面及半导体管芯上，使得半导体管芯位于翘曲控制元件与介电层之间。
-
公开(公告)号：CN111261531B
公开(公告)日：2021-12-14
申请号：CN201911205785.5
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L23/498 , H01L23/31 , H01L23/58
Abstract: 在实施例中，半导体器件包括：集成电路管芯；密封剂，至少部分地密封集成电路管芯；位于密封剂上的再分布结构，再分布结构电连接至集成电路管芯，再分布结构包括焊盘；无源器件，包括物理和电连接至焊盘的导电连接件；以及保护结构，设置在无源器件和再分布结构之间，保护结构围绕导电连接件，保护结构包括环氧树脂助焊剂，保护结构中设置有空隙。本发明的实施例还涉及形成集成电路封装件的方法。
-
公开(公告)号：CN109585312B
公开(公告)日：2021-11-30
申请号：CN201811122570.2
申请日：2018-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L21/60 , H01L23/488
Abstract: 一种方法包括将第一封装组件和第二封装组件放置在载体上方。第一封装组件的第一导电柱和第二封装组件的第二导电柱朝向载体。该方法还包括将第一封组件和第二封装组件密封在密封材料中；将第一封装组件和第二封装组件从载体脱粘；平坦化第一导电柱、第二导电柱和密封材料，以及形成再分布线以电连接至第一导电柱和第二导电柱。本发明实施例涉及一种封装件及其形成方法，更具体地，涉及扇出封装工艺中的对准凸块。
-
-
-
-
-
-
-
-
-
Search Results
118
records
(took 0.042 seconds)
