公开(公告)号：CN102903625A

公开(公告)日：2013-01-30

申请号：CN201210397259.5

申请日：2012-10-18

Applicant: 北京大学

Inventor： 黄如 ,  林猛 ,  云全新 ,  李敏 ,  王佳鑫 ,  安霞 ,  黎明 ,  张兴

IPC: H01L21/3065

Abstract: 本发明公开了一种锗基衬底表面钝化方法，先对锗基衬底进行表面清洗，然后将其放入等离子体腔内，利用多键原子对应的反应气体产生等离子体，对锗基衬底表面进行等离子体浴处理，并且在等离子体浴处理过程中施加引导电场，引导等离子体漂移至锗基衬底表面。该处理使活性的多键原子和锗表面原子形成共价键连接，而不生成含锗化合物的界面层，从而既钝化了表面悬挂键，又降低了锗表面原子脱离锗基衬底表面而扩散的几率，同时不会引入界面层而不利于EOT的减薄。而且，施加引导电场能有效抑制锗亚氧化物的形成，提高钝化效率，减小界面态密度。

公开(公告)号：CN102206799B

公开(公告)日：2012-12-19

申请号：CN201110098970.6

申请日：2011-04-20

Applicant: 北京大学

Inventor： 安霞 ,  黄如 ,  林猛 ,  郭岳 ,  李志强 ,  张兴

IPC: C23C10/08 ,  H01L21/334

Abstract: 本发明公布了一种锗基MOS器件衬底表面钝化方法，属于半导体材料器件领域。该方法首先以半导体锗衬底为基片，对基片进行清洗，以去除表面的有机、无机、金属颗粒污染物以及去除基片表面的自然氧化层；对基片进行氟化硅或者含氟硅氢化合物的等离子体处理，以实现在基片上淀积硅钝化层；最后再淀积一层高K栅介质材料后，退火。本发明可以大大减小锗衬底与栅介质界面处的界面态密度、有效地抑制衬底中的锗向栅介质中扩散，明显提高了钝化效率。

公开(公告)号：CN102769016A

公开(公告)日：2012-11-07

申请号：CN201210289276.7

申请日：2012-08-14

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  武唯康 ,  黄良喜

IPC: H01L27/092 ,  H01L29/78 ,  H01L23/552 ,  H01L21/8238

CPC classification number: H01L27/092 ,  H01L21/8238 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823885 ,  H01L29/66636 ,  H01L29/66666 ,  H01L29/7788 ,  H01L29/7827

Abstract: 本发明公开了一种抗辐射的CMOS器件及其制备方法，属于CMOS集成电路技术领域。该CMOS器件包括衬底、源区、漏区以及位于衬底上的垂直沟道，在垂直沟道内增加一介质保护区一，该介质保护区一位于垂直沟道中央，将垂直沟道分为两部分，所述介质保护区一的高度等于垂直沟道长度，以有源硅台中轴线为中心，介质保护区一的边缘距离沟道外侧为20～100nm；同时在衬底上的源区或漏区的下方设有介质保护区二，该介质保护区二的长度与源区或漏区的长度相等，所述介质保护区二的高度为10～50nm。本发明由于增加介质保护区，可有效隔断器件源区和漏区收集电荷的路径，改善了器件的单粒子特性。

公开(公告)号：CN101847576B

公开(公告)日：2012-01-25

申请号：CN201010153583.3

申请日：2010-04-23

Applicant: 北京大学

Inventor： 黄如 ,  浦双双 ,  许晓燕 ,  安霞 ,  郝志华 ,  范春晖 ,  王润声 ,  艾玉杰

IPC: H01L21/027 ,  H01L21/306 ,  H01L21/316 ,  G03F7/00

Abstract: 本发明提供了一种制备超窄槽的方法，属于超大规模集成电路制造技术领域。该方法具体包括：首先在衬底上制备化学机械抛光停止层；然后淀积一氮化硅层，在氮化硅层上淀积一多晶硅层；随后将多晶硅加工成窄槽；再将多晶硅上定义出的窄槽转移到衬底材料上，从而实现在衬底材料上制备超窄槽。本发明制备出的多晶硅超窄槽的截面形状接近理想矩形，从而在衬底材料上制备出的超窄槽的形状也接近矩形，且此方法制备超窄槽的宽度可以精确控制到10纳米。此外，采用此工艺制备出的超窄槽左右两侧材料分布情况一致，因此可以制备出左右两侧深度相同的衬底材料的超窄槽。

公开(公告)号：CN102237369A

公开(公告)日：2011-11-09

申请号：CN201010151362.2

申请日：2010-04-20

Applicant: 北京大学

Inventor： 郭岳 ,  安霞 ,  杜菲 ,  黄如 ,  张兴

IPC: H01L27/12 ,  H01L21/762

CPC classification number: H01L21/76254

Abstract: 本发明提供一种半导体锗基衬底材料及其制备方法，属于超大规模集成电路制造技术领域。本发明在半导体基片上形成一多孔层，在多孔层上设置半导体锗片，形成多孔层上半导体锗基衬底材料。本发明利用多孔层的低介电常数，在多孔层上形成半导体锗基衬底材料，可有效减小漏端通过埋层对沟道电势的耦合作用，从而有效抑制DIBL效应，并可降低源漏和衬底的寄生电容，改善器件速度特性。同时，本发明提供了这种半导体锗基衬底材料的制备方法，巧妙利用智能剥离技术在多孔绝缘层上制备超薄的半导体锗材料。这样既解决了运用BESOI技术时减薄的困难，同时又兼顾了SIMOX技术和键合技术的优点。

公开(公告)号：CN102222637A

公开(公告)日：2011-10-19

申请号：CN201110170955.8

申请日：2011-06-23

Applicant: 北京大学

Inventor： 黄如 ,  林猛 ,  安霞 ,  张兴

IPC: H01L21/762 ,  H01L21/84

Abstract: 本发明提供一种GeOI衬底制备方法，属于新型半导体材料器件领域。该GeOI衬底制备方法在制备GeOI衬底的同时，利用注入氟离子的SiO2，实现了锗与埋氧层界面的钝化处理，减少界面态密度，有利于提高GeOI衬底的背界面质量。并降低埋氧化层的介电常数，有利于抑制GeOI MOSFET器件的短沟道效应。

公开(公告)号：CN101924139A

公开(公告)日：2010-12-22

申请号：CN201010219179.1

申请日：2010-06-25

Applicant: 北京大学

Inventor： 黄如 ,  云全新 ,  安霞 ,  艾玉杰 ,  张兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0653 ,  H01L29/1083 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7834 ,  H01L29/7848 ,  H01L29/7849

Abstract: 本发明公开了一种应变沟道场效应晶体管及其制备方法。该场效应晶体管包括衬底、源漏、栅介质层和栅极，其特征在于，所述源漏与衬底之间有“L”形的复合隔离层，包住源漏靠近沟道一边的部分侧面和源漏底部，该复合隔离层又分为两层，即与衬底直接接触的“L”形绝缘薄层和与源漏直接接触的“L”形高应力层。该结构的场效应晶体管通过高应力层在沟道中引入应力，提高了载流子的迁移率，同时从根本上改善了场效应晶体管的器件结构，提升了器件的短沟效应抑制能力。

公开(公告)号：CN101866859A

公开(公告)日：2010-10-20

申请号：CN201010219177.2

申请日：2010-07-07

Applicant: 北京大学

Inventor： 黄如 ,  云全新 ,  安霞 ,  张兴

IPC: H01L21/336 ,  H01L21/762 ,  H01L29/78

CPC classification number: H01L29/7848 ,  H01L29/6653 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明涉及CMOS超大集成电路，是一种沟道应力引入方法及采用该方法制备的场效应晶体管。本发明在场效应晶体管的源/漏区与衬底之间，插入形变介质层，利用直接与衬底接触的形变介质层，诱使沟道发生应变，用于提升沟道载流子迁移率和器件性能。具体效果为，利用具有张应变的形变介质层可以诱使沟道发生张应变，可用于提升沟道电子迁移率；利用具有压应变的形变介质层可以诱使沟道发生压应变，可用于提升沟道空穴迁移率。本发明既可以保证沟道应力引入的有效性，同时又从根本上改善了场效应晶体管的器件结构，提升了器件短沟效应抑制能力。

公开(公告)号：CN101635262A

公开(公告)日：2010-01-27

申请号：CN200910090737.6

申请日：2009-08-07

Applicant: 北京大学

Inventor： 郭岳 ,  安霞 ,  黄如 ,  张兴

IPC: H01L21/338 ,  H01L21/265 ,  H01L21/324

Abstract: 本发明公开了一种锗基肖特基晶体管的制备方法，属于超大规模集成电路(ULSI)工艺制造技术领域。该方法包括：首先在锗基衬底上制作MOS晶体管结构；淀积一金属薄膜；然后进行第一次热处理，快速热退火使金属薄膜层与位于其下方的锗层反应形成金属锗化物；去除未反应的金属薄膜层；在反应生成的金属锗化物层中掺入杂质；第二次热处理，退火使得上述掺入的杂质激活驱入；最后形成接触孔、金属连线。本发明通过在第一次退火形成镍锗化物以后，又进行杂质掺杂和激活驱入退火，可有效调控金属半导体接触的势垒高度，同时还可以改善锗化物表面形貌。

公开(公告)号：CN112002642A

公开(公告)日：2020-11-27

申请号：CN201910446055.8

申请日：2019-05-27

Applicant: 北京大学

Inventor： 安霞 ,  李艮松 ,  任哲玄 ,  黄如

IPC: H01L21/336 ,  H01L29/06

Abstract: 本发明公开了一种抗总剂量辐射效应的FinFET器件设计方法，首先评估FinFET器件Fin高宽比的变化对器件总剂量辐射效应的影响，然后根据评估结果，参照器件抗总剂量辐射效应的指标要求，得到满足器件抗总剂量辐射效应指标要求的Fin高宽比，最后在满足抗总剂量辐射效应要求的基础上，对FinFET器件做进一步的工艺设计。本发明通过设计FinFET器件的Fin高宽比，使设计出来的FinFET器件能够满足抗总剂量辐射效应的要求。