公开(公告)号：CN108735570B

公开(公告)日：2019-06-18

申请号：CN201810521197.1

申请日：2018-05-25

Applicant: 中国科学院微电子研究所

Inventor： 刘新宇 ,  汤益丹 ,  王盛凯 ,  白云 ,  杨成樾

IPC: H01J37/32

Abstract: 一种用于SiC等离子体氧化的微波等离子体发生装置，包括外腔体和设置在所述外腔体内的多个微孔/微纳结构双耦合谐振腔，其中所述谐振腔包括一圆柱形腔体，所述圆柱形腔体的周壁上均匀分布由多个微孔形成的微孔阵列，所述微孔的直径是波长的奇数倍，所述腔体的内壁上具有金属微纳结构，所述金属微纳结构的周期尺寸为λ/n，λ为入射波长，n为谐振腔材料的折射率，所述外腔体上设置有进气口，用于向所述外腔体内输送含氧气体，所述含氧气体在所述谐振腔周围形成用于氧化SiC的氧等离子体，所述谐振腔的下方设置有载物台。本发明的微波等离子体发生装置可实现高效、均匀性良好的SiC样品的氧化。

公开(公告)号：CN105957886B

公开(公告)日：2019-05-14

申请号：CN201610488399.1

申请日：2016-06-28

Applicant: 中国科学院微电子研究所

Inventor： 郭飞 ,  申华军 ,  汤益丹 ,  张有润 ,  白云 ,  杨成樾 ,  宋凌云 ,  柏思宇 ,  彭朝阳

IPC: H01L29/73 ,  H01L29/161 ,  H01L29/47

Abstract: 一种碳化硅双极结型晶体管，该晶体管在发射极(1)台面边缘与基极(2)欧姆接触之间的外基区表面形成有一个肖特基接触结构，从而在所述外基区表面形成肖特基势垒。所述肖特基接触结构包括一基区及位于所述基区上的一金属层。本发明的碳化硅双极结型晶体管能够通过该肖特基接触结构阻止电子向表面处运动，抑制表面复合，提高器件的电流增益。

公开(公告)号：CN109616523A

公开(公告)日：2019-04-12

申请号：CN201811421349.7

申请日：2018-11-27

Applicant: 中国科学院微电子研究所

Inventor： 宋瓘 ,  白云 ,  陈宏 ,  汤益丹 ,  杨成樾 ,  田晓丽 ,  陆江 ,  刘新宇

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L29/06 ,  H01L29/16

Abstract: 本发明公开了一种4H-SiC MOSFET功率器件及其制造方法，该功率器件包括：源极(1)、SiO2层间介质(2)、栅极(3)、栅氧化层(4)、P+接触区(5)、N+源区(6)、P阱(7)、额外注入的P型区(8)、N型外延层(9)、N-外延层(10)、缓冲层(11)、N+衬底(12)和漏极(13)。本发明提出的4H-SiC MOSFET功率器件采用分离栅结构，该结构可以有效减小输入电容、栅漏电容，提高器件开关性能，在JFET区引入P型掺杂，可以有效降低栅氧化层电场强度，提高器件的可靠性，另一方面采用电流扩展层结构可以兼顾器件的电流能力。

公开(公告)号：CN109301007A

公开(公告)日：2019-02-01

申请号：CN201811103925.3

申请日：2018-09-21

Applicant: 中国科学院微电子研究所

Inventor： 白云 ,  杨成樾 ,  汤益丹 ,  陈宏 ,  田晓丽 ,  刘新宇

IPC: H01L31/0328 ,  H01L31/109 ,  H01L31/18

Abstract: 本发明公开了一种紫外探测器及其制备方法，所述紫外探测器包括：按自下而上的顺序依次设置的N+型SiC衬底、N型SiC缓冲层、N型SiC集电区、P型SiC基区、N型Ga2O3发射区；设置于N+型SiC衬底下表面的集电极；以及设置于N型Ga2O3发射区上的发射极；其中，所述N型Ga2O3发射区的侧壁和所述P型SiC基区的侧壁共面。

公开(公告)号：CN109244127A

公开(公告)日：2019-01-18

申请号：CN201811004937.0

申请日：2018-08-30

Applicant: 中国科学院微电子研究所

Inventor： 田晓丽 ,  谭犇 ,  宋瓘 ,  白云 ,  杨成樾 ,  刘新宇

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/3105 ,  H01L21/336

Abstract: 本发明提供了一种绝缘栅双极晶体管及其制作方法，包括：衬底；缓冲层形成于衬底上；外延层形成于缓冲层上；埋层基区形成于外延层内；沟槽型栅极形成于外延层内；Dummy区形成于沟槽型栅极之间，并与沟槽型栅极电连接，Dummy区为非导电区；埋层基区位于沟槽型栅极的一侧，埋层基区位于源区的下方，且在纵向分布上，所述埋层Base区的深度大于所述沟槽型栅极的深度；如此，可以降低沟槽型栅极底部拐角处的电场强度，提高栅介质层的可靠性及稳定性；因沟槽型栅极使得晶体管具有纵向沟道，可消除JFET区电阻，降低正向导通电压；Dummy区可提高击穿电压，增大晶体管的元胞节距和优化沟道晶向，进一步降低正向导通电压。

公开(公告)号：CN108649068A

公开(公告)日：2018-10-12

申请号：CN201810714068.4

申请日：2018-06-29

Applicant: 中国科学院微电子研究所

Inventor： 谭犇 ,  田晓丽 ,  白云 ,  宋瓘 ,  顾航 ,  杨成樾 ,  汤益丹 ,  陈宏 ,  刘新宇

IPC: H01L29/739 ,  H01L29/08 ,  H01L21/04

Abstract: 本发明提供了一种RC-IGBT器件及其制备方法。该RC-IGBT器件包括具有第一导电类型的第一集电区以及具有第二导电类型的第二集电区，第一集电区具有贯穿场截止区的第一端部，用于将场截止区隔离为第一截止区和第二截止区，第一集电区中除第一端部之外的部分与第一截止区接触设置，第二集电区与第二截止区接触设置。由于上述第一集电区中第一端部对场截止区的隔离作用，电子或空穴需要爬过该第一端部，增长了载流子运动路径，从而增大了RC-IGBT器件在导通初期第一集电区上方电势差，使得该PN结更容易开启，器件更容易从单极导通转换为双极导通，进而抑制了RC-IGBT器件在导通初期所产生的Snapback效应。

公开(公告)号：CN107507859A

公开(公告)日：2017-12-22

申请号：CN201710774025.0

申请日：2017-08-31

Applicant: 中国科学院微电子研究所

Inventor： 田晓丽 ,  白云 ,  杨成樾 ,  汤益丹 ,  陈宏 ,  刘新宇

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/861

CPC classification number: H01L29/0623 ,  H01L29/0661 ,  H01L29/6606 ,  H01L29/8611

Abstract: 本发明提供一种碳化硅器件终端的制作方法，包括：步骤一、在N+-SiC衬底上生长N--SiC外延层；步骤二、在N--SiC外延层中制备P--SiC JTE区和N型截止环，其中P--SiC JTE区刻蚀有淀积第一钝化层的浅凹槽，N型截止环位于器件终端外缘；步骤三：在N--SiC外延层表面制备叠层结构，包括叠放顺序从下依次向上的第二钝化层、多晶硅场板、第三钝化层和金属场板，多晶硅场板和金属场板覆盖P--SiC JTE区以及P--SiC JTE区与N型截止环之间的部分区域，金属场板在远离N型截止环一侧的部分区域直接位于多晶硅场板上，在靠近N型截止环一侧向器件终端外缘方向伸出多晶硅场板。本发明还提供一种碳化硅器件终端。本发明能够提高器件耐电荷性和可靠性。

公开(公告)号：CN104393031B

公开(公告)日：2017-07-18

申请号：CN201410671215.6

申请日：2014-11-21

Applicant: 中国科学院微电子研究所

Inventor： 汤益丹 ,  申华军 ,  白云 ,  周静涛 ,  杨成樾 ,  刘新宇

IPC: H01L29/45 ,  H01L21/04

Abstract: 本发明公开了一种插入层复合结构及其制作方法，涉及宽禁带材料欧姆接触形成技术领域，解决了现有技术中欧姆接触电阻率测量可重复性差、器件稳定性不强以及在宽禁带半导体材料上欧姆接触形成难、欧姆接触电阻率高的问题。所述插入层复合结构位于SiC衬底与金属盖层之间，包括采用特殊材料形成的电流输运层和特定元素组分配比的欧姆接触金属层；所述电流输运层位于SiC衬底之上，所述欧姆接触金属层位于电流输运层之上；所述插入层复合结构由所述欧姆接触金属层通过合金退火方式形成的特定化学成分配比的碳化物和硅化物扩散进入所述电流输运层混合而成。本发明适用于在宽禁带半导体材料上同时形成P型和N型欧姆接触，或者单独形成P型或N型欧姆接触。

公开(公告)号：CN106158985A

公开(公告)日：2016-11-23

申请号：CN201610819460.6

申请日：2016-09-12

Applicant: 中国科学院微电子研究所

Inventor： 汤益丹 ,  邓小川 ,  白云 ,  郭飞 ,  宋凌云 ,  杨成樾

IPC: H01L29/872 ,  H01L21/329 ,  H01L29/24

CPC classification number: H01L29/872 ,  H01L29/24 ,  H01L29/6606

Abstract: 一种碳化硅结势垒肖特基二极管，包括：碳化硅N型衬底；碳化硅N型漂移区、碳化硅P型层，依次层叠于所述碳化硅N型衬底的上表面上；在所述碳化硅P型层顶部垂直向下开设有多个凹槽，所述凹槽的深度d满足d2＜d＜d1+d2，其中d1为所述碳化硅N型漂移区的厚度，d2为所述碳化硅P型层的厚度；P+注入层，设置于所述多个凹槽底部；以及阳极电极，至少形成于所述多个凹槽的侧壁上，该碳化硅结势垒肖特基二极管利用侧壁的面积优势增大电流导通面积，增大导通的电流，节省芯片面积，且加强了耗尽夹断的能力，降低了反偏时的泄漏电流，提高了反偏时的器件可靠性。

公开(公告)号：CN102832145B

公开(公告)日：2015-04-29

申请号：CN201210319726.2

申请日：2012-08-31

Applicant: 中国科学院微电子研究所

Inventor： 罗卫军 ,  陈晓娟 ,  杨成樾 ,  刘新宇

IPC: H01L21/60 ,  H01L21/50

CPC classification number: H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/49175 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 公开了一种高频内匹配功率器件的封装方法，包括：将内匹配电路通过金锗合金共晶在管壳内；将功率器件和输入输出匹配电容通过金锡合金共晶在管壳内；将功率器件、输入输出匹配电容及内匹配电路通过金丝电学互连；将内匹配电路和管壳管脚通过金带电学互连。本发明提供的一种高频内匹配功率器件的封装方法，采用两级LCL输入匹配的封装方式，降低了输入匹配电路的Q值，从而增大了内匹配功率器件的带宽、增益和输出功率，此外，本发明分别采用金锡、金锗将高频功率器件、陶瓷电容和匹配电路共晶在管壳内，保证了物理连接的牢固性，并增加了功率器件的热导率。