-
公开(公告)号：CN101329914A
公开(公告)日：2008-12-24
申请号：CN200810110170.X
申请日：2008-06-13
Applicant: 三星电子株式会社
IPC: G11C16/06
CPC classification number: G11C11/5642 , G11C2211/5641 , G11C2211/5646
Abstract: 本发明提供了一种具有可存储指示被写到多个存储单元的数据位的数目的信息的块状态确认单元的半导体装置、一种基于被写入的数据位的数目读取存储器数据的方法和/或一种存储指示被写入的数据位的数目的信息的存储器编程方法。该半导体装置可包括控制器和一个或多个存储块。每个存储块可包括块状态确认单元和多个存储单元，块状态确认单元存储指示被写到存储单元的数据位的数目的信息，每个存储单元存储数据。控制器可基于块状态确认单元中的信息中指示的数据位的数目来从存储块读取该数据位。
-
公开(公告)号：CN101118293A
公开(公告)日：2008-02-06
申请号：CN200710149419.3
申请日：2007-08-06
Applicant: 三星电子株式会社
IPC: G02B5/02 , G02F1/13357
CPC classification number: G02B5/0278 , G02B5/021 , G02B5/0215 , G02B5/0242 , G02F1/133382 , G02F1/133606 , G02F2201/36
Abstract: 一种混合散射板包括多个彼此面对并且散射光线的亚散射板、具有比该亚散射板更低的导热率并且分别置于每对相邻亚散射板之间的绝热层，以及沿边缘施加到每对相邻的亚散射板之间而将亚散射板彼此粘合的密封剂。
-
公开(公告)号：CN1828471A
公开(公告)日：2006-09-06
申请号：CN200510048896.1
申请日：2005-11-15
Applicant: 三星电子株式会社
Abstract: 一种偏流发生电路，其产生可靠并且恒定的偏流，而不管所施功率、过程以及温度的变化。在一个实施例中，该偏流发生器采用PTAT电流发生器和IPTAT电流发生器产生偏流，该PTAT电流发生器和IPTAT电流发生器包括例如晶体管的专用有源电路元件。未采用例如电阻器的无源元件。所产生的偏流基本为该器件的电流路径的晶体管的各个宽长比的函数。以这种方式，所得的生成的偏压电流极大地降低了对所施功率、过程以及温度变化的敏感度。
-
公开(公告)号：CN111933683B
公开(公告)日：2025-02-28
申请号：CN202010084287.6
申请日：2020-02-10
Applicant: 三星电子株式会社
Abstract: 一种集成电路(IC)器件包括：在第一方向上纵向延伸的鳍型有源区；在鳍型有源区的鳍顶表面上在第二方向上彼此交叠的多个纳米片；以及在鳍型有源区上并在第一方向上面向所述多个纳米片的源极/漏极区域。所述多个纳米片包括所述多个纳米片当中最靠近鳍型有源区的鳍顶表面并在第一方向上具有最短长度的第一纳米片。源极/漏极区域包括源极/漏极主区域以及从源极/漏极主区域突出的第一源极/漏极突出区域。第一源极/漏极突出区域从源极/漏极主区域朝着第一纳米片突出并在第二方向上与所述多个纳米片的部分交叠。
-
公开(公告)号：CN118695575A
公开(公告)日：2024-09-24
申请号：CN202410237048.8
申请日：2024-03-01
Applicant: 三星电子株式会社
IPC: H10B10/00 , H01L27/092
Abstract: 一种堆叠式集成电路器件包括：多个晶体管，所述多个晶体管包括位于第一层中的成对的上拉晶体管、位于与所述第一层处于不同垂直高度处的第二层中的成对的下拉晶体管、以及位于所述第一层和所述第二层之一中的成对的通道栅极晶体管；接触，所述接触被配置为将一个所述上拉晶体管的源极/漏极区域、一个所述下拉晶体管的漏极/源极区域和一个所述通道栅极晶体管的源极/漏极区域彼此电连接；栅极接触，所述栅极接触被配置为将另一个上拉晶体管的栅电极连接到另一个下拉晶体管的栅电极；以及上布线，所述上布线位于所述接触和所述栅极接触上，所述上布线在第一水平方向上延伸并且连接到所述接触和所述栅极接触。
-
Patent Agency Ranking
公开(公告)号：CN117174743A
公开(公告)日：2023-12-05
申请号：CN202310993280.X
申请日：2017-04-05
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/78
Abstract: 本公开提供了半导体器件。一种半导体器件包括第一线图案、栅电极、半导体图案、栅绝缘层和第一间隔物。第一线图案在衬底上并与衬底分隔开。栅电极围绕第一线图案并交叉第一线图案。半导体图案在第一线图案的两侧。栅绝缘层设置在栅电极与第一线图案之间，并且栅绝缘层围绕第一线图案。第一间隔物在第一线图案与衬底之间，并且第一间隔物在栅绝缘层与半导体图案之间。半导体图案包括朝向栅电极凹陷并设置在第一间隔物上的第一部分以及设置在第一部分上并设置在第一线图案上的第二部分。
-
公开(公告)号：CN107452799B
公开(公告)日：2022-05-24
申请号：CN201710362546.5
申请日：2017-05-22
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/775 , H01L29/10 , H01L29/423 , H01L21/336
Abstract: 本公开涉及晶体管及半导体器件。一种晶体管包括漏极、源极、栅电极以及源极和漏极之间的纳米线。该纳米线具有有第一厚度的第一部分和有大于第一厚度的第二厚度的第二部分。第二部分在第一部分与源极和漏极中的至少一个之间。当电压被施加到栅电极时，第一纳米线包括沟道。
-
公开(公告)号：CN114464227A
公开(公告)日：2022-05-10
申请号：CN202111281640.0
申请日：2021-11-01
Applicant: 三星电子株式会社
IPC: G11C11/406 , G06F1/20
Abstract: 提供了一种存储设备的操作方法。所述方法包括：向主机设备提供所述存储设备中的多个易失性存储器设备的每一个的温度信息；以及从所述主机设备接收与所述多个易失性存储器设备的刷新操作相关的设置命令，其中基于温度信息将所述多个易失性存储器设备分类成组，并且其中所述设置命令基于所述温度信息为所述组中的每个组指示要被不同地刷新的所述多个易失性存储器设备的行数。
-
公开(公告)号：CN108242425B
公开(公告)日：2022-05-10
申请号：CN201711191152.4
申请日：2017-11-24
Applicant: 三星电子株式会社
IPC: H01L21/8234
Abstract: 一种集成电路(IC)器件包括分别从衬底的第一区域和第二区域凸出的第一鳍型有源区和第二鳍型有源区、第一栅线和第二栅线、以及第一源极/漏极区和第二源极/漏极区。第一鳍型有源区具有第一顶表面，第一凹陷具有从第一顶表面起的第一深度。第一源极/漏极区填充第一凹陷并具有第一宽度。第二鳍型有源区具有第二顶表面，第二凹陷具有从第二顶表面起的第二深度。第二深度大于第一深度。第二源极/漏极区填充第二凹陷并具有第二宽度。第二宽度大于第一宽度。
-
公开(公告)号：CN113725218A
公开(公告)日：2021-11-30
申请号：CN202110338820.1
申请日：2021-03-30
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体器件，包括：在基板上的有源图案；在有源图案上的一对源极/漏极图案；在所述一对源极/漏极图案之间的沟道图案，该沟道图案包括堆叠为彼此间隔开的半导体图案；以及栅电极，与沟道图案重叠并在第一方向上延伸。所述一对源极/漏极图案中的一个包括第一半导体层和其上的第二半导体层。第一半导体层与第一半导体图案接触，该第一半导体图案是堆叠的半导体图案之一。第一半导体图案、第一半导体层和第二半导体层在第一方向上的最大宽度分别是第一宽度、第二宽度、第三宽度，第二宽度大于第一宽度并且小于第三宽度。
-
-
-
-
-
-
-
-
-
Search Results
108
records
(took 0.051 seconds)
