-
公开(公告)号：CN1881592B
公开(公告)日：2010-05-12
申请号：CN200610106197.2
申请日：2006-05-12
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L29/792 , G11C16/02
CPC classification number: G11C16/0466 , G11C16/04 , G11C29/50 , G11C29/50004
Abstract: 本发明提供一种编程硅氧化物氮化物氧化物半导体(SONOS)存储器件的方法。该SONOS存储器件包括衬底、在衬底上间隔开的第一和第二杂质区域、形成在第一和第二杂质区域之间该衬底上方的栅氧化物层、形成在栅氧化物层上方的俘获层、形成在俘获层上方的绝缘层、和形成在绝缘层上方的栅电极。编程SONOS器件的方法包括通过将第一电压施加到第一杂质区域、将栅电压施加到栅电极、和将第二电压施加到第二杂质区域来将数据写入到SONOS存储器件，其中第一电压是正电压，第二电压是负电压，该SONOS存储器件是电子在写入时被俘获在俘获层中的N+型存储器件。
-
公开(公告)号：CN101211662A
公开(公告)日：2008-07-02
申请号：CN200710301180.7
申请日：2007-12-26
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C11/5628 , G11C2211/5648
Abstract: 本发明提供一种存储单元编程方法，在该存储单元编程方法中，使用多个阈值电压分布来执行第一至第n编程操作，以编入n位数据的第一至第n位。顺序地执行第一至第n编程操作。在第n编程操作中使用的阈值电压分布之间的阈值电压差小于或等于在第一至第n－1编程操作中使用的阈值电压分布之间的阈值电压差中的至少一个。
-
公开(公告)号：CN101114520A
公开(公告)日：2008-01-30
申请号：CN200610172133.2
申请日：2006-12-27
Applicant: 三星电子株式会社
IPC: G11C16/04 , G11C16/10 , G11C16/26 , H01L27/115
CPC classification number: G11C16/0433 , G11C16/0491 , G11C16/10 , H01L27/115 , H01L27/11521 , H01L27/11524 , H01L27/11568
Abstract: 提供了一种能够同时克服NAND型闪存器件和NOR型闪存器件的缺点的非易失性存储器件。该非易失性存储器件包括与一个串连接并与该串相交第一和第二位线。第一和第二存储晶体管被包括在第一和第二位线之间的串中并分别包括控制栅极和存储节点。第一旁路晶体管被包括在第一位线和第一存储晶体管之间的串中并包括第一旁路栅极。第二旁路晶体管被包括在第二存储晶体管和第二位线之间的串中并包括第二旁路栅极。第三旁路晶体管被包括在第一和第二存储晶体管之间的串中并包括第三旁路栅极。第三位线被连接到第三旁路晶体管的沟道上。以及，字线被共同连接到第一和第二存储晶体管中每一个的控制栅极上。
-
公开(公告)号：CN101207136A
公开(公告)日：2008-06-25
申请号：CN200710199197.6
申请日：2007-12-20
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/522 , G11C16/10 , G11C16/26 , G11C16/14
CPC classification number: H01L27/115 , B82Y10/00 , G11C16/0483 , H01L27/11521 , H01L27/11524 , H01L27/11568 , H01L27/1203
Abstract: 本发明提供了一种高度集成的非易失性存储器装置和一种操作该非易失性存储器装置的方法。该非易失性存储器装置包括半导体层。多个上控制栅电极布置在半导体层的上方。多个下控制栅电极布置在半导体层的下方，多个上控制栅电极和多个下控制栅电极交替地设置。多个上电荷存储层置于半导体层和上控制栅电极之间。多个下电荷存储层置于半导体层和下控制栅电极之间。
-
公开(公告)号：CN1901224A
公开(公告)日：2007-01-24
申请号：CN200610054967.3
申请日：2006-02-27
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/105 , H01L27/108 , H01L27/11
CPC classification number: H01L29/66795 , H01L27/10823 , H01L27/10826 , H01L27/10876 , H01L27/10879 , H01L27/11507 , H01L27/2436 , H01L29/785
Abstract: 提供了一种半导体器件和一种利用该半导体器件的随机存取存储器(RAM)，该半导体器件利用了SOI结构的优点，同时控制着主体偏压并具有高的工作电流和低的接触电阻的高性能。该半导体器件包括：在半导体衬底上以成对鳍形成的一对沟道区；对应于所述一对沟道区的栅电极；并行电连接到形成于所述一对鳍的每个上的源极的源极接触插塞；以及并行电连接到所述漏极的漏极接触插塞。该半导体器件还可以包括所述漏极接触插塞上的存储节点，或者位于所述沟道区和栅电极之间的存储节点。
-
Patent Agency Ranking
公开(公告)号：CN1841659A
公开(公告)日：2006-10-04
申请号：CN200610054949.5
申请日：2006-02-27
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种硅纳米线、一种包括硅纳米线的半导体器件以及制造该硅纳米线的方法。该方法包括：形成具有多个微腔的微型槽，该微型槽在硅衬底的表面上形成规则的图案；在硅衬底中形成掺杂第一掺杂剂的第一掺杂层，并在第一掺杂层与硅衬底的表面之间形成掺杂第二掺杂剂的第二掺杂层；通过在硅衬底上淀积起到催化剂作用以形成纳米线的材料在硅衬底上形成金属层；通过加热该金属层形成催化剂，从而使在硅衬底的表面上的微型槽内的金属层凝聚；以及利用热工艺在催化剂与硅衬底之间生长纳米线。
-
公开(公告)号：CN100533744C
公开(公告)日：2009-08-26
申请号：CN200610004871.6
申请日：2006-01-10
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L29/78
CPC classification number: G11C13/025 , B82Y10/00 , G11C11/56 , G11C2213/17 , H01L29/42332 , H01L29/66825 , H01L29/66833 , H01L29/7887 , H01L29/7923 , H01L51/0048 , H01L51/0554 , Y10S977/938 , Y10S977/943
Abstract: 本发明涉及使用碳纳米管沟道的多位非易失性存储器件及其操作方法。该多位非易失性存储器件包括：由至少一个碳纳米管形成且在一方向上延伸的沟道；源极和漏极，其沿该沟道延伸的该方向彼此隔开布置，且接触该沟道的不同部分；形成在该沟道之下的第一存储节点；形成在该沟道上的第二存储节点；形成在该第一存储节点之下的第一栅极电极；以及形成在该第二存储节点上的第二栅极电极。
-
公开(公告)号：CN101373637A
公开(公告)日：2009-02-25
申请号：CN200810134074.9
申请日：2008-07-24
Applicant: 三星电子株式会社
IPC: G11C16/26
CPC classification number: G11C16/3418
Abstract: 本发明提供了一种读取存储单元数据的方法和非易失性存储装置，所述装置将低电压施加到与可从其读取数据的存储单元相邻的存储单元。所述读取非易失性存储装置的存储单元数据的方法包括将第一电压施加到多个存储单元中的读取存储单元的控制栅极；将第三电压施加到与所述读取存储单元相邻的存储单元的控制栅极；将第二电压施加到除了读取存储单元和相邻存储单元之外的存储单元的控制栅极。
-
公开(公告)号：CN101211661A
公开(公告)日：2008-07-02
申请号：CN200710300427.3
申请日：2007-12-27
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C11/5628 , G11C16/10 , G11C2211/5642
Abstract: 提供一种多级半导体存储装置及其编程方法，在示例性实施例中，将n比特数据编程到半导体存储装置的方法可包括：从第一锁存器输出已写入存储单元的所述数据的第一比特；将所述数据的第一比特存储到第三锁存器；将所述数据的第二比特存储到第一锁存器；从第一锁存器输出所述数据的第二比特；将所述数据的第二比特存储到第二锁存器；参照存储在第三锁存器中的所述数据的第一比特的数据存储状态，将存储在第二锁存器中的所述数据的第二比特写入存储单元。
-
公开(公告)号：CN101165919A
公开(公告)日：2008-04-23
申请号：CN200710152423.5
申请日：2007-10-11
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L27/115 , G11C16/10 , G11C16/14
CPC classification number: H01L29/66825 , H01L27/115 , H01L27/11521 , H01L29/42324 , H01L29/42332 , H01L29/4234 , H01L29/7881 , H01L29/792 , H01L29/7926
Abstract: 本发明提供了一种半导体存储器装置的操作方法，其中，该半导体存储器装置可以包括半导体基底、凹进到半导体基底中的控制栅极、位于控制栅极与半导体基底之间的存储节点层、位于存储节点层与半导体基底之间的隧穿绝缘层、位于存储节点层与控制栅极之间的阻挡绝缘层、环绕控制栅极并被成对的相对的分离绝缘层分隔开的第一沟道区和第二沟道区。该操作方法可以包括通过穿过阻挡绝缘层的电荷隧穿在存储节点层中编入数据，从而实现相对高的可靠性和效率。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.032 seconds)
