公开(公告)号：CN108829373B

公开(公告)日：2020-08-18

申请号：CN201810533118.9

申请日：2018-05-25

Applicant: 西安微电子技术研究所

Inventor： 赵翠华 ,  罗敏涛 ,  刘思源 ,  田超 ,  李磊 ,  娄冕 ,  黄九余

IPC: G06F5/06

Abstract: 本发明一种异步fifo实现电路，包括fifo控制模块，以及基于异步时钟clk1和clk2设置的基于clk1的同步fifo1和基于clk2的同步fifo2；同步fifo1和同步fifo2中的数据宽度相同；fifo控制模块包括与基于clk1的同步fifo1交互的fifo1状态控制模块，与基于clk2的同步fifo2交互的fifo2状态控制模块，以及跨时钟域脉冲转换模块；fifo1状态控制模块和fifo2状态控制模块用于根据电路的输入信号分别对同步fifo1和同步fifo2进行状态控制；状态控制包括IDLE态、WR态和RD态；跨时钟域脉冲转换模块用于clk1时钟域和clk2时钟域之间脉冲信号的转换。

公开(公告)号：CN108766501A

公开(公告)日：2018-11-06

申请号：CN201810549625.1

申请日：2018-05-31

Applicant: 西安微电子技术研究所

Inventor： 崔媛媛 ,  张海金 ,  娄冕 ,  王会敏 ,  马子轩 ,  刘虎兵

IPC: G11C29/10 ,  G06F15/78

Abstract: 本发明公开了一种具有EDAC容错的存储器故障注入设计及验证方法，分工作模式分别对数据/指令域和校验域的读写访问进行不同的控制，在测试模式下，对数据/指令域进行读操作时，仅使数据/指令域的读操作的控制信号有效，实现数据/指令域的测试读访问；对校验域进行读操作时，仅使校验域的读操作的控制信号有效，实现校验域的测试读访问，对数据/指令域进行故障注入时，仅使数据/指令域的写操作的控制信号有效，对校验域进行故障注入时，仅使校验域的写操作的控制信号有效，实现数据/指令域以及校验域的任意故障注入。本发明实现了数据/指令域和校验域独立的读写访问，确保存储器进行容错设计之后的可测试性。

公开(公告)号：CN107608846A

公开(公告)日：2018-01-19

申请号：CN201710765377.X

申请日：2017-08-30

Applicant: 西安微电子技术研究所

Inventor： 娄冕 ,  张洵颖 ,  杨博 ,  崔媛媛 ,  赵翠华

IPC: G06F11/267 ,  G06F11/273 ,  G01R31/28

Abstract: 本发明公开了一种针对FPGA内嵌TAP接口的调试链路及调试方法，通过设置一个UART串口作为片上互连总线上的主机，为调试软件提供发起片上访问的通信链路，并将用户自定义的JTAG与TAP链路上的观测点以从机的形式也映射到片上互连总线的虚拟从机中，通过串口调试软件实时检查观测点的状态，确认用户自定义设计的正确性。本发明具有调试范围广泛、可观性高且易于操作的特点，所需要的软硬件环境都是成熟设计，无需新增研发任务即可快速实现调试目的，相对于示波器调试需要反复修改和综合设计，本发明将观测点大规模的集成于片上可寻址空间，只需要一次设计就可完成所有的调试任务，能够大幅度缩短调试周期。