公开(公告)号：CN108766501A

公开(公告)日：2018-11-06

申请号：CN201810549625.1

申请日：2018-05-31

Applicant: 西安微电子技术研究所

Inventor： 崔媛媛 ,  张海金 ,  娄冕 ,  王会敏 ,  马子轩 ,  刘虎兵

IPC: G11C29/10 ,  G06F15/78

Abstract: 本发明公开了一种具有EDAC容错的存储器故障注入设计及验证方法，分工作模式分别对数据/指令域和校验域的读写访问进行不同的控制，在测试模式下，对数据/指令域进行读操作时，仅使数据/指令域的读操作的控制信号有效，实现数据/指令域的测试读访问；对校验域进行读操作时，仅使校验域的读操作的控制信号有效，实现校验域的测试读访问，对数据/指令域进行故障注入时，仅使数据/指令域的写操作的控制信号有效，对校验域进行故障注入时，仅使校验域的写操作的控制信号有效，实现数据/指令域以及校验域的任意故障注入。本发明实现了数据/指令域和校验域独立的读写访问，确保存储器进行容错设计之后的可测试性。

公开(公告)号：CN108766501B

公开(公告)日：2020-06-30

申请号：CN201810549625.1

申请日：2018-05-31

Applicant: 西安微电子技术研究所

Inventor： 崔媛媛 ,  张海金 ,  娄冕 ,  王会敏 ,  马子轩 ,  刘虎兵

IPC: G11C29/10 ,  G06F15/78

Abstract: 本发明公开了一种具有EDAC容错的存储器故障注入设计及验证方法，分工作模式分别对数据/指令域和校验域的读写访问进行不同的控制，在测试模式下，对数据/指令域进行读操作时，仅使数据/指令域的读操作的控制信号有效，实现数据/指令域的测试读访问；对校验域进行读操作时，仅使校验域的读操作的控制信号有效，实现校验域的测试读访问，对数据/指令域进行故障注入时，仅使数据/指令域的写操作的控制信号有效，对校验域进行故障注入时，仅使校验域的写操作的控制信号有效，实现数据/指令域以及校验域的任意故障注入。本发明实现了数据/指令域和校验域独立的读写访问，确保存储器进行容错设计之后的可测试性。