-
公开(公告)号：CN111106168A
公开(公告)日：2020-05-05
申请号：CN201811259338.3
申请日：2018-10-26
Applicant: 珠海格力电器股份有限公司
Abstract: 本发明公开了一种半导体器件的终端耐压结构、半导体器件及其制造方法，包括氧化层和多个多晶硅场板，所述多晶硅场板包括横板、垂直设置于横板端部的直板，所述多晶硅场板横向间隔排列设置于氧化层中，且横板同一平面布置、相邻的两多晶硅场板的直板间形成电容器，运用本发明所述的外围终耐压结构可以有效的降低外围终端耐压结构占用的面积，进而降低整个功率半导体器件的生产成本，增加竞争力，同时，本发明采用特殊形状的多晶硅场板结构，增大了相邻多晶硅场板间的作用面积，有效的增大了板间电容，使得耐压更稳定，且多晶硅场板仅需一次多晶硅沉积步骤即可完成，其生产效率高、成本低。
-
公开(公告)号：CN110148566A
公开(公告)日：2019-08-20
申请号：CN201910477626.4
申请日：2019-06-03
Applicant: 珠海格力电器股份有限公司
IPC: H01L21/48 , H01L21/56 , H01L23/495 , H01L25/04
Abstract: 本申请提供了一种堆叠结构的智能功率模块，包括引线框架、第一芯片、第二芯片、第三芯片、连接桥和包封体。第一芯片设置在引线框架上，其包括导电层、设置在导电层下方的非功能层、以及容置在非功能层下部的功能层，其中，非功能层设有导电孔，导电孔用于将导电层和功能层电性连接，并且导电孔用于将导电层与引线框架电性连接；第二芯片和第三芯片均设置在第一芯片的上方，且第二芯片和第三芯片均与第一芯片的导电层电性连接；连接桥与第二芯片和第三芯片以及导电层电性连接；包封体用于封装第一芯片、第二芯片、第三芯片和连接桥以及部分引线框架。本申请降低了智能功率模块的占板面积。
-
公开(公告)号：CN113437132B
公开(公告)日：2025-05-02
申请号：CN202010206337.3
申请日：2020-03-23
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明涉及半导体器件技术领域，公开了一种碳化硅功率二极管及其制备方法，该碳化硅功率二极管包括衬底、漂移层和第一欧姆金属层，漂移层形成于衬底一侧的表面，漂移层远离衬底的表面具有有源区，有源区包括间隔的多个第一P+注入区和间隔的多个第二P+注入区，各第一P+注入区的结深大于各第二P+注入区的结深，且漂移层上各第一P+注入区背离衬底的一侧均为豁口结构；第一欧姆金属层与第一P+注入区一一对应，各第一欧姆金属层位于对应的豁口结构中，并与对应的第一P+注入区欧姆接触。该碳化硅功率二极管及其制备方法能够提高碳化硅结势垒肖特基二极管的抗浪涌电流能力。
-
公开(公告)号：CN114242762B
公开(公告)日：2025-02-07
申请号：CN202010940924.5
申请日：2020-09-09
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H10D62/10 , H10D62/832 , H10D8/60 , H10D8/01
Abstract: 本发明涉及一种碳化硅肖特基半导体器件及其制造方法，其包括第一电子型半导体层、第二电子型半导体层、第一空穴型半导体层、第二空穴型半导体层、第一阳极结构、第二阳极结构和阴电极层。其中，第一阳极结构设置在第二电子型半导体上，第二阳极结构设置在第二空穴型半导体层上，第一电子型半导体层的掺杂浓度大于第二电子型半导体层的掺杂浓度，第一空穴型半导体层的掺杂浓度小于第二空穴型半导体层的掺杂浓度。该碳化硅肖特基半导体器件及其制造方法可以解决现有碳化硅肖特基半导体器件难以在降低正向工作电压的同时提高击穿电压的问题，进而降低碳化硅肖特基半导体器件正向导通的损耗，提高碳化硅肖特基半导体器件的工作效率。
-
公开(公告)号：CN114122150B
公开(公告)日：2024-04-05
申请号：CN202010864533.X
申请日：2020-08-25
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/861 , H01L29/06 , H01L29/16 , H01L21/328
Abstract: 涉及碳化硅二极管的制备技术领域，本申请公开一种碳化硅功率二极管的制备方法及其应用。制备方法包括步骤：在衬底上形成碳化硅外延层；在碳化硅外延层上形成第一掩膜层，在第一掩膜层上刻蚀形成多个第一窗口以及多个第二窗口，第一窗口位于有源区，第二窗口位于终端区，第二窗口宽度大于第一窗口宽度；第一离子注入，对应第一窗口以及第二窗口处分别形成第一P+区以及第二P+区；第一掩膜层受热变形后形成第二掩膜层，第二掩膜层能够封闭多个第一窗口。与现有技术相比，本申请中第一掩膜层受热形变后形成第二掩膜层，在形成第二掩膜层的同时封闭第一窗口而第二窗口未完全封闭，进而减少刻蚀或掩膜的沉积等工艺步骤，工艺简单、节约制造成本。
-
Patent Agency Ranking
公开(公告)号：CN111106043B
公开(公告)日：2022-08-19
申请号：CN201911337436.9
申请日：2019-12-23
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/67
Abstract: 本公开提供一种功率半导体器件及其制备方法。该功率半导体器件包括第一导电类型衬底、设置于所述衬底内的呈网格状分布的第一沟槽栅，以及位于由所述第一沟槽栅围合的每个网格单元格内的岛状第二沟槽栅、位于所述衬底内并位于所述第一沟槽栅和所述第二沟槽栅之间的第二导电类型阱区、位于所述阱区内的第一导电类型第一源区、第一导电类型第二源区和第二导电类型第三源区，以及位于所述衬底上方并同时与所述第一源区、所述第二源区、所述第三源区和所述第二沟槽栅形成电连接的发射极金属层。在不改变器件内部的电场线分布的情况下，增大有效沟槽栅之间的间距来降低电流密度，提高器件的抗短路能力，同时又能改善器件内部电场，提高器件耐压能力。
-
公开(公告)号：CN114242762A
公开(公告)日：2022-03-25
申请号：CN202010940924.5
申请日：2020-09-09
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本发明涉及一种碳化硅肖特基半导体器件及其制造方法，其包括第一电子型半导体层、第二电子型半导体层、第一空穴型半导体层、第二空穴型半导体层、第一阳极结构、第二阳极结构和阴电极层。其中，第一阳极结构设置在第二电子型半导体上，第二阳极结构设置在第二空穴型半导体层上，第一电子型半导体层的掺杂浓度大于第二电子型半导体层的掺杂浓度，第一空穴型半导体层的掺杂浓度小于第二空穴型半导体层的掺杂浓度。该碳化硅肖特基半导体器件及其制造方法可以解决现有碳化硅肖特基半导体器件难以在降低正向工作电压的同时提高击穿电压的问题，进而降低碳化硅肖特基半导体器件正向导通的损耗，提高碳化硅肖特基半导体器件的工作效率。
-
公开(公告)号：CN113937168A
公开(公告)日：2022-01-14
申请号：CN202010668498.4
申请日：2020-07-13
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/872 , H01L29/06 , H01L29/16 , H01L21/329
Abstract: 本申请涉及半导体器件技术领域，具体而言，涉及一种碳化硅结势垒肖特基半导体器件及其制造方法。碳化硅结势垒肖特基半导体器件包括层叠设置的衬底和外延层，所述外延层上表面设置有源区和位于所述有源区周围的终端区，所述有源区包括若干间隔设置的结势垒区，其中，沿所述有源区的中部至边缘的方向，所述结势垒区的间距逐渐增加。有源区中心的电流密度比有源区边缘区域的电流密度稍低，使得碳化硅结势垒肖特基半导体器件在正向工作时的热分布更均匀，以此达到优化器件热分布的目的，避免热量局部积累导致碳化硅器件性能的退化或可靠性问题。
-
公开(公告)号：CN113740693A
公开(公告)日：2021-12-03
申请号：CN202110988238.X
申请日：2021-08-26
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明公开了一种器件性能测试方法、装置、存储介质和电子设备。该方法包括：获取目标器件在第一电压下的第一漏电值和在第二电压下的第二漏电值；和/或获取目标器件在第一电流下的第一耐压值和在第二电流下的第二耐压值；在第一漏电值与第二漏电值的差的绝对值大于第一阈值或者第一耐压值与第二耐压值的差的绝对值大于第二阈值的情况下，确定目标器件为不合格器件。本发明解决了器件性能测试效率低的技术问题。
-
公开(公告)号：CN111211097B
公开(公告)日：2021-11-16
申请号：CN202010097522.3
申请日：2020-02-17
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L23/31 , H01L23/367 , H01L21/50 , H01L21/56
Abstract: 本发明提供了一种功率半导体器件的封装模块和封装方法。该封装模块包括一级封装模块，一级封装模块包括：金属导热层，具有一个或多个间隔设置的散热柱和连接散热柱的连接部，连接部和散热柱一体设置，散热柱相对于连接部向第一方向凸起；功率半导体器件，设置在金属导热层的与第一方向相反的一侧表面上；绝缘保护层，包覆在功率半导体器件上，绝缘保护层具有连接孔；以及引脚，穿过连接孔与功率半导体器件电连接。在一级封装模块中既实现了对功率半导体器件的封装、又实现了散热同时还利用穿过连接孔的引脚实现了功率半导体器件的功能输出。该一级封装模块适用于各种结构的功率半导体器件的封装，可以简化功率半导体器件的封装工艺、降低成本。
-
-
-
-
-
-
-
-
-
Search Results
197
records
(took 0.09 seconds)
