-
公开(公告)号：CN100550640C
公开(公告)日：2009-10-14
申请号：CN200610026460.7
申请日：2006-05-11
Applicant: 复旦大学
IPC: H03K19/0944 , H03K19/00
Abstract: 本发明属于低功耗集成电路设计技术领域，具体涉及一种具有置位和复位功能的能量恢复锁存器电路结构。该电路包括：一个由置位/复位信号控制功率时钟通/断的选通器件MN1、MN2、MP1、MP2；一对用于对差分输出节点进行充电的单向导通器件D1、D2；实现锁存功能时，一对通过输入信号及其互补信号D、Db控制预充电支路的PMOS管MP3、MP4；实现置位/复位功能时，一对通过置位/复位的互补信号Sb、Rb控制预充电支路的PMOS管MP5、MP6；一对进行逻辑运算的放电回路NMOS管MN3、MN4；一对进行置位、复位操作的NMOS管MN5、MN6；一对交叉耦合输出的NMOS管MN7、MN8。该锁存器可以在两相不交叠功率时钟(周期性变化的电源)的控制下以极低的功耗实现时序逻辑控制。
-
公开(公告)号：CN100431054C
公开(公告)日：2008-11-05
申请号：CN200610028669.7
申请日：2006-07-06
Applicant: 复旦大学
Abstract: 本发明属于存储器技术领域，具体为一种能量恢复结构的只读存储器(ROM)存储单元电路结构。该电路结构包括：第一，能量恢复结构的预充电电路；第二，存储单元；第三，提供周期性变化电源的功率时钟(PC)。该结构采用绝热电路的原理在功率时钟(周期性变化的电源PC)的控制下以极低的功耗对存储单元电路进行充/放电，实现存储单元数据信息的读取。
-
公开(公告)号：CN101286192A
公开(公告)日：2008-10-15
申请号：CN200810038571.9
申请日：2008-06-05
Applicant: 复旦大学
IPC: G06K7/00
Abstract: 本发明属于射频识别技术领域，具体为一种适用于动态环境的时隙ALOHA防碰撞算法。该算法包括，首先进行初始化，并检测是否收到上位机发出的中止指令；如果收到终止指令，算法结束；否则开始接收数据，并分别统计空时隙，碰撞时隙和成功时隙的数量；再判断时隙计数器counter与2q取模是否等于0，如果等于0，则估算标签数量n，计算Q′，判断Q′是否等于Q，如果等于则开启新的一帧；如果不等于，则计算新的Q值，返回进行下一轮识别过程。本发明考虑了动态环境下标签个数变化的因素，通过在当前帧的识别过程中计算场区内标签的个数并判别当前帧长是否合适，使得读写器可以尽早中止不合适的帧，并为下一帧选择更加合理的帧长，减少标签碰撞发生的几率，提高读写器在动态环境下的识别速度。
-
公开(公告)号：CN100367455C
公开(公告)日：2008-02-06
申请号：CN200410067598.2
申请日：2004-10-28
Applicant: 复旦大学
Abstract: 本发明属微电子技术领域，具体涉及一种用集成电路工艺片优化设计片上差分对称电感的方法。具体是采用多金属互连线将大电压差的相邻线圈分开，使得相邻线圈的电压差降低，使电感相仿线圈之间的随着电压差的降低而减小；采用外圈大电压差线圈之间大间距，内圈相对小间距的相邻线圈不等间距方法，降低寄生电容。这样，通过降低寄生电容，进而提高电容意味着高的电感品质因数和自激振荡频率，改进电感电路性能。
-
公开(公告)号：CN100341133C
公开(公告)日：2007-10-03
申请号：CN200410067600.6
申请日：2004-10-28
Applicant: 复旦大学
Abstract: 本发明属于微电子技术领域，具体为一种采用标准CMOS工艺设计多PN结衬底隔离片上电感的方法。包括：单阱工艺中在阱上注入与阱离子极性相反的杂质，对于深阱工艺，在深阱上形成与该深阱离子相反类型的阱，形成与硅片垂直方向的双PN结；在此基础上，在其顶层阱上扩散与其离子相反的杂质，形成另外一个PN结，从而形成与硅片垂直的三串连PN结。PN结是线条形状的分离结构，与电感的线圈垂直的，放射状排放。通过调节铺在片上电感下面的单或多PN结衬底隔离层的反偏电压，控制电感的寄生电容，调谐谐振频率，使电感工作在自激振荡频率。
-
Patent Agency Ranking
公开(公告)号：CN1263131C
公开(公告)日：2006-07-05
申请号：CN200310107834.4
申请日：2003-10-08
Applicant: 复旦大学
Abstract: 本发明是用于射频标签芯片与片外天线阻抗匹配片内自动调节的电路。它由可编程匹配电容阵列、控制电路、复位电路、计数时钟、计数器、比较电路和锁存器构成。其中通过上电时对可编程匹配电容阵列进行自动设置使得射频标签芯片与片外天线实现最佳的阻抗匹配。本发明中，射频标签芯片与片外天线阻抗匹配自动实现最优，对电路工艺偏差能有效抑制，从而使得射频标签通讯距离增强，成品率提高。
-
公开(公告)号：CN1713164A
公开(公告)日：2005-12-28
申请号：CN200510027972.0
申请日：2005-07-21
Applicant: 复旦大学
IPC: G06F13/28
Abstract: 本发明公开了一种可自主处理多事务传输要求的DMA控制器及数据传输方法。DMA控制器同时连接在系统总线和设备总线上，与片内处理器和片内存储器和系统的数据通信模块相连，从而为数据通信模块与存储器之间提供数据通路。所有的事务传输请求由处理器以传输描述符的形式写到存储器中并相互连接成链表，DMA控制器自主地从存储器中读入这些传输描述符，并安排各个事务传输。通过这样动态安排传输请求的数据传输方法，使设备总线上的各个传输通信模块能够同步进行传输，而不需要处理器来经常加以控制，节省了处理器资源，提高了系统芯片的整体性能。
-
公开(公告)号：CN1665018A
公开(公告)日：2005-09-07
申请号：CN200510023534.7
申请日：2005-01-24
Applicant: 复旦大学
Abstract: 本发明属于微电子技术领域，具体涉及一种用标准集成电路工艺片设计的高性能叠层结构差分驱动的对称电感。本发明通过通孔实现单圈的不同金属互连线线圈之间的串连连接，而保持电感两个信号端口的对称性，实现高性能而面积小的差分电感。本发明的电感，其叠层串连线圈之间的耦合系数大于平面螺旋电感之间的耦合系数，使小的面积就可以实现大的电感。叠层结构线圈之间的寄生电容是串连关系，以及最底层的线圈的交流电压最低，与衬底之间的电压差最小，意味着进一步降低了电感的寄生电容。
-
公开(公告)号：CN1450457A
公开(公告)日：2003-10-22
申请号：CN03116419.6
申请日：2003-04-16
Applicant: 复旦大学
IPC: G06F12/00
CPC classification number: Y02D10/13
Abstract: 本发明为一种采用改进时序控制的低功耗组相联高速缓冲存储器(cache)。其具体的load操作时序采取了在对各路tag sram进行读出的同时不对任何一路data sram进行读出操作的方式，在tag比较器的比较结果稳定后对命中的一路data sram进行数据读出操作(cache命中时)或不对任何一路data sram进行读出(cache失效时)。本发明的硬件电路由tag sram部分、data sram部分、tag比较器、data输出多路选择及驱动电路经电路连接组成。本发明的组相联高速缓冲存储器的功耗比传统的cache功耗大大降低。
-
公开(公告)号：CN1450450A
公开(公告)日：2003-10-22
申请号：CN03116913.9
申请日：2003-05-15
Applicant: 复旦大学
Abstract: 本发明为一种采用新体系结构的32位嵌入式微处理器，能够处理本地RISC指令和Java卡虚拟机两套指令集。它由取指单元、指令cache、指令译码电路、指令折叠电路、通用寄存器组、数据运算单元、内存单元、前推电路、异常处理单元等部分构成。其中，指令cache和指令折叠电路仅在执行Java卡虚拟机指令时有效，与此同时，通用寄存器组映射为堆栈cache。本发明中的微处理器可以同时支持两套指令集，并且之间能够方便的进行无缝切换，而电路面积与传统不支持Java卡虚拟机的处理器相比，增加不到20％。
-
-
-
-
-
-
-
-
-
Search Results
112
records
(took 0.025 seconds)
