-
公开(公告)号:CN1450457A
公开(公告)日:2003-10-22
申请号:CN03116419.6
申请日:2003-04-16
Applicant: 复旦大学
IPC: G06F12/00
CPC classification number: Y02D10/13
Abstract: 本发明为一种采用改进时序控制的低功耗组相联高速缓冲存储器(cache)。其具体的load操作时序采取了在对各路tag sram进行读出的同时不对任何一路data sram进行读出操作的方式,在tag比较器的比较结果稳定后对命中的一路data sram进行数据读出操作(cache命中时)或不对任何一路data sram进行读出(cache失效时)。本发明的硬件电路由tag sram部分、data sram部分、tag比较器、data输出多路选择及驱动电路经电路连接组成。本发明的组相联高速缓冲存储器的功耗比传统的cache功耗大大降低。
-
公开(公告)号:CN1561010A
公开(公告)日:2005-01-05
申请号:CN200410016674.7
申请日:2004-03-02
Applicant: 复旦大学
IPC: H04B3/23
Abstract: 本发明为一种用于千兆以太网接收器的回波消除电路。它由信号发射器、用于发射信号的电流镜、用于镜像发射信号的电流镜、用于分压和实在阻抗匹配的电阻串、以及用于消除直流偏置的电流源组成。其中,发射信号通过电流镜,按一定的比例映射到接收端,由于发射信号为差分信号,发射端正端电流镜像到接收端的负端,发射端负端电流镜像到接收端的正端,同时发射的信号通过电阻串分流反馈到接收端。由于镜像的电流与反馈的电流极性相反,大小相同,就刚好相互抵消。而电阻串按一定比例和功耗的考虑决定发射端反馈到接收端的信号的大小。电流源用来将反馈和镜像电流中的直流分量滤掉。该回波消除电路功耗低,精度高,电路设计方便,易于工业实现。
-