公开(公告)号：CN1645740A

公开(公告)日：2005-07-27

申请号：CN200510023303.6

申请日：2005-01-13

Applicant: 复旦大学

Inventor： 唐长文 ,  何捷 ,  廖友春 ,  闵昊

IPC: H03B7/02 ,  H04B1/40

Abstract: 本发明属于射频集成电路技术领域，具体为一种电感电容压控振荡器的调谐曲线的确定方法。该方法涉及的电路是采用阶跃电容实现近似线性调谐的压控振荡器。根据有效控制电压的大小可以将压控过程划分为四种不同情况，在每种情况下压控振荡器的谐振电压波形是由两个大小不同的椭圆轨迹相拼接构成，对片上电感的电流－电压轨迹建立椭圆轨迹方程。通过求解在每种情况下的两个相交椭圆轨迹方程，可以计算出谐振电路的谐振周期，从而得到振荡器频率－电压调谐曲线。在谐振幅值范围之内，该方法计算的调谐曲线的谐振频率与有效控制电压近似成线性关系。

公开(公告)号：CN1606127A

公开(公告)日：2005-04-13

申请号：CN200410067598.2

申请日：2004-10-28

Applicant: 复旦大学

Inventor： 菅洪彦 ,  王俊宇 ,  唐长文 ,  何捷 ,  闵昊

IPC: H01L21/02 ,  H01L21/82 ,  H01F41/00

Abstract: 本发明属微电子技术领域，具体涉及一种用标准集成电路工艺片优化设计片上差分对称电感的方法。具体是采用多金属互连线将大电压差的相邻线圈分开，使得相邻线圈的电压差降低，使电感相邻线圈之间的随着电压差的降低而减小；采用外圈大电压差线圈之间大间距，内圈相对小间距的相邻线圈不等间距方法，降低寄生电容。这样，通过降低寄生电容，进而提高电容意味着高的电感品质因数和自激振荡频率，改进电感电路性能。

公开(公告)号：CN1604300A

公开(公告)日：2005-04-06

申请号：CN200410067600.6

申请日：2004-10-28

Applicant: 复旦大学

Inventor： 菅洪彦 ,  唐长文 ,  何捷 ,  闵昊

IPC: H01L21/70 ,  H01L21/02 ,  H01L21/76

Abstract: 本发明属于微电子技术领域，具体为一种采用标准CMOS工艺设计多PN结衬底隔离片上电感的方法。包括：单阱工艺中在阱上注入与阱离子极性相反的杂质，对于深阱工艺，在深阱上形成与该深阱离子相反类型的阱，形成与硅片垂直方向的双PN结；在此基础上，在其顶层阱上扩散与其离子相反的杂质，形成另外一个PN结，从而形成与硅片垂直的三串连PN结。PN结是线条形状的分离结构，与电感的线圈垂直的，放射状排放。通过调节铺在片上电感下面的单或多PN结衬底隔离层的反偏电压，控制电感的寄生电容，调谐谐振频率，使电感工作在自激振荡频率。

公开(公告)号：CN1604299A

公开(公告)日：2005-04-06

申请号：CN200410067599.7

申请日：2004-10-28

Applicant: 复旦大学

Inventor： 菅洪彦 ,  唐长文 ,  何捷 ,  闵昊

IPC: H01L21/70 ,  H01L21/02

Abstract: 本发明属于微电子技术领域，具体为一种用标准集成电路工艺，通过设计多电流路径降低电流拥挤效应，从而改进电感性的片上电感的设计方法。设计多电流路径，就是(1)在同一平面内，将常规设计的单线圈金属劈成多个线条并联；(2)在垂直叠层，不将多层次使用通孔连接，而是在头尾或局部连接。这样使电流在电感的线圈中基本均匀分布，增大了金属导体的表面积，进而降低了由于趋肤效应和临近效应随着频率的增加而增大的电感串连电阻的幅度，从而提高电感的品质因数。

公开(公告)号：CN100367455C

公开(公告)日：2008-02-06

申请号：CN200410067598.2

申请日：2004-10-28

Applicant: 复旦大学

Inventor： 菅洪彦 ,  王俊宇 ,  唐长文 ,  何捷 ,  闵昊

IPC: H01L21/02 ,  H01L21/82 ,  H01F41/00

Abstract: 本发明属微电子技术领域，具体涉及一种用集成电路工艺片优化设计片上差分对称电感的方法。具体是采用多金属互连线将大电压差的相邻线圈分开，使得相邻线圈的电压差降低，使电感相仿线圈之间的随着电压差的降低而减小；采用外圈大电压差线圈之间大间距，内圈相对小间距的相邻线圈不等间距方法，降低寄生电容。这样，通过降低寄生电容，进而提高电容意味着高的电感品质因数和自激振荡频率，改进电感电路性能。

公开(公告)号：CN100341133C

公开(公告)日：2007-10-03

申请号：CN200410067600.6

申请日：2004-10-28

Applicant: 复旦大学

Inventor： 菅洪彦 ,  唐长文 ,  何捷 ,  闵昊

IPC: H01L21/70 ,  H01L21/02 ,  H01L21/76

Abstract: 本发明属于微电子技术领域，具体为一种采用标准CMOS工艺设计多PN结衬底隔离片上电感的方法。包括：单阱工艺中在阱上注入与阱离子极性相反的杂质，对于深阱工艺，在深阱上形成与该深阱离子相反类型的阱，形成与硅片垂直方向的双PN结；在此基础上，在其顶层阱上扩散与其离子相反的杂质，形成另外一个PN结，从而形成与硅片垂直的三串连PN结。PN结是线条形状的分离结构，与电感的线圈垂直的，放射状排放。通过调节铺在片上电感下面的单或多PN结衬底隔离层的反偏电压，控制电感的寄生电容，调谐谐振频率，使电感工作在自激振荡频率。