-
公开(公告)号:CN113964265A
公开(公告)日:2022-01-21
申请号:CN202111158194.4
申请日:2021-09-30
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
Abstract: 本发明提供了一种约瑟夫森结的制备方法及半导体工艺集成系统,盖方法在制备第一超导金属层后在真空环境下对第一超导金属层表面的自然氧化层进行活性氢还原表面处理,减少或去除第一超导金属层表面的自然氧化层;并且在真空条件下在第一超导金属层表面制备绝缘介质层,由于从活性氢还原表面处理开始的所有操作均在真空条件下进行,因而在减少或去除在第一超导金属层的表面形成的自然氧化层后能够防止第一超导金属层的表面进一步生成新的自然氧化层,从而达到了真正地减少甚至去除第一超导金属层的表面形成的自然氧化层的效果。使得约瑟夫森结的绝缘介质层的厚度更可控,进一步提高了瑟夫森结的阻值的可控度。
-
公开(公告)号:CN113421964A
公开(公告)日:2021-09-21
申请号:CN202110677823.8
申请日:2021-06-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
Abstract: 本发明提供了1S1R型存储器集成结构的制备方法,包括制备选通器和阻变存储器,以及将所述选通器和所述阻变存储器串联。所述制备方法使用元素组成相同浓度不同的两份旋涂液和所述反溶剂分别配合使用并通过低温旋涂工艺沉积于两个柔性导电衬底,实现了所述两个柔性导电衬底的导电面覆盖的阻变层具有同种元素组成且厚度不同,然后通过所述步骤S3在不同厚度的阻变层表面分别沉积不同金属材料形成不同顶电极就能够得到选通器和阻变存储器,工艺简单且通过所述步骤S4在所述选通器的顶电极施加正向电压刺激后,将所述选通器和所述阻变存储器串联得到所述1S1R型存储器集成结构从而实现了1S1R结构的柔性集成。本发明还提供了一种1S1R型存储器集成结构。
-
公开(公告)号:CN113394269A
公开(公告)日:2021-09-14
申请号:CN202110648672.3
申请日:2021-06-10
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
IPC: H01L29/06 , H01L29/161 , H01L29/49 , H01L29/417 , H01L29/78 , H01L21/336
Abstract: 本发明提供了一种源漏接触金属的工艺方法、器件及其制备方法,源漏接触金属的工艺方法,包括:在基底上制作目标鳍片;在所述目标鳍片外外延锗硅材料,形成包围所述目标鳍片的目标锗硅外延层;所述目标锗硅外延层包括位于所述目标鳍片两侧的第一连接角与第二连接角;刻蚀掉所述目标锗硅外延层中的第一锗硅部分与第二锗硅部分,形成源漏的锗硅体层;所述第一锗硅部分包括所述第一连接角,所述第二锗硅部分包括所述第二连接角;在所述锗硅体层外沉积一层硅化物层;形成所述硅化物层与金属的接触连接。
-
公开(公告)号:CN110416084A
公开(公告)日:2019-11-05
申请号:CN201910618157.3
申请日:2019-07-10
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/788 , H01L29/423 , H01L29/51
Abstract: 本发明属于集成电路制造技术领域,具体为一种高K/金属栅结构的半浮栅晶体管及其制备方法。本发明制备方法包括:在P型衬底的上部形成N型轻掺杂区;在轻掺杂区中刻蚀形成U型槽;在衬底表面以及U型槽表面形成栅氧化层;刻蚀所述栅氧化层;沉积栅极多晶硅层,对栅极多晶硅层进行P型离子注入并退火激活;刻蚀栅极多晶硅层;形成高K介质层;在高K介质层上沉积金属栅;定义源区和漏区的位置,对金属栅、高K介质层、栅极多晶硅层以及栅氧化层分别进行刻蚀;生长栅极侧墙;对源区、漏区进行自对准N型离子注入,并退火激活。本发明的采用高K/金属栅结构,减小了栅介质层的量子隧穿效应,改善了半浮栅晶体管的栅极漏电及其引起的功耗。
-
公开(公告)号:CN114141628B
公开(公告)日:2025-05-09
申请号:CN202111414299.1
申请日:2021-11-25
Applicant: 复旦大学
Abstract: 本发明公开一种高效编程的半浮栅晶体管及其制备方法。该高效编程的半浮栅晶体管,包括:衬底,其形成有P阱区、N阱区和U型槽,其中,N阱区位于P阱区上方,U型槽贯穿N阱区;半浮栅介质层,形成在U型槽表面并延伸覆盖一侧的部分N阱区表面,且在另一侧形成有窗口;半浮栅,覆盖半浮栅介质层并完全填充U型槽,且在窗口处与N阱区相接触;控制栅介质层、控制栅和掩膜层,控制栅介质层覆盖半浮栅,控制栅和掩膜层依次形成在控制栅介质层上;分离栅介质层和分离栅,分离栅介质层形成在N阱区表面并延伸覆盖部分掩膜层表面,分离栅覆盖分离栅介质层并填充分离栅区域;源区和漏区,分别形成在控制栅和分离栅两侧,N阱区中。
-
公开(公告)号:CN119212549A
公开(公告)日:2024-12-27
申请号:CN202411340099.X
申请日:2024-09-25
Applicant: 复旦大学
Abstract: 本发明公开一种具有快速响应速度的铪基铁电叠层结构及其制备方法。该铪基铁电叠层结构,包括:衬底;底电极,形成在所述衬底上,沿第一方向间隔排列;铁电功能叠层,形成在所述底电极上,由不同掺杂比例的多层铪基铁电薄膜构成;顶电极,形成在所述铁电功能叠层上,沿第二方向间隔排列,与第一方向垂直。
-
公开(公告)号:CN110856673B
公开(公告)日:2024-11-08
申请号:CN201810975376.2
申请日:2018-08-24
Applicant: 上海三友医疗器械股份有限公司 , 复旦大学附属华山医院 , 王少白
IPC: A61F2/42
Abstract: 本发明提供一种距骨植入件,包括:距骨假体本体,距骨假体本体的底面上具有支撑平面;内侧部包括相连接的内侧前部和内侧后部,外侧部包括相连接的外侧前部和外侧后部;内侧前部的顶面为内侧前顶圆弧面,内侧后部的顶面为内侧后顶圆弧面;内侧前顶圆弧面与所述内侧后顶圆弧面相切;外侧前部的顶面为外侧前顶圆弧面,外侧后部的顶面为外侧后顶圆弧面;外侧前顶圆弧面与外侧后顶圆弧面相切;内侧最高切点高度大于外侧最高切点高度;内侧后顶圆弧面的半径大于内侧前顶圆弧面的半径;内侧后顶圆弧面的半径大于外侧前顶圆弧面的半径;内侧后顶圆弧面的半径大于外侧后顶圆弧面的半径。本发明的距骨植入件符合亚洲人踝关节距骨穹隆面的解剖学特点。
-
公开(公告)号:CN118126935A
公开(公告)日:2024-06-04
申请号:CN202410272226.0
申请日:2024-03-11
Applicant: 复旦大学附属中山医院
Abstract: 本发明公开了一种基于外泌体诱导小鼠卵母细胞发育障碍构建细胞模型的方法。本发明利用KGN细胞(人卵巢颗粒细胞瘤细胞)分泌大量外泌体,收集经过与PCOS相关的慢病毒或质粒处理过的KGN细胞上清外泌体,评估同源性、外泌体浓度后,将其用于小鼠卵母细胞体外诱导分化,构建相关细胞模型,后续通过转录组测序等组学检测,观察PCOS相关目的基因对小鼠卵母细胞分化的影响,本发明构建细胞模型的方法简便、快速,有助于及早了解PCOS相关目的基因(编码或非编码基因)对小鼠卵母细胞分化的影响。
-
公开(公告)号:CN116799054A
公开(公告)日:2023-09-22
申请号:CN202310646525.1
申请日:2023-06-02
Applicant: 复旦大学
IPC: H01L29/778 , H01L21/335 , H01L29/36 , H01L29/06
Abstract: 本发明提供了一种具有pGaN插入结构的GaNHEMT器件,包括:衬底、沟道层、势垒层、源极金属层、栅极以及漏极金属层;一个或两个以上的第一P型插入结构,形成于P‑GaN层与漏极金属层之间靠近P‑GaN层的一侧,贯穿势垒层,且伸入沟道层的表层中;两个以上的第一P型插入结构沿第二方向依次排列;其中,栅金属层连接P‑GaN层与第一P型插入结构;第一P型插入结构中离子的掺杂浓度低于p‑GaN层中离子的掺杂浓度;隔离层;形成于第一P型插入结构与沟道层和势垒层之间;其中,一个或两个以上的第一P型插入结构分别与沟道层形成一PN结。该技术方案解决了如何在提高器件的击穿电压的同时,充分发挥GaN本征击穿电场的全部潜力的问题。
-
公开(公告)号:CN116364538A
公开(公告)日:2023-06-30
申请号:CN202310440159.4
申请日:2023-04-23
Applicant: 复旦大学
IPC: H01L21/28 , H01L29/778 , H01L21/335 , H01L29/51
Abstract: 本发明提供了一种增强型氮化镓功率器件的制备方法,包括:提供一衬底;形成缓冲层、沟道层、势垒层、源极金属层以及漏极金属层;缓冲层、沟道层以及势垒层沿远离衬底的方向上依次形成于衬底上;源极金属与漏极金属沿第一方向排列于势垒层表面;第一方向垂直于缓冲层、沟道层以及势垒层的堆叠方向;形成第一介质层;第一介质层形成于部分势垒层的表面;在部分势垒层表面的第一介质层中注入固定正电荷,并激活固定正电荷;形成栅金属层;栅金属层形成于栅极区域的势垒层的上方。本发明提供的技术方案,解决了如何提高增强型氮化镓功率器件的输出电流密度和驱动能力的问题。
-
-
-
-
-
-
-
-
-