-
公开(公告)号：CN111261531A
公开(公告)日：2020-06-09
申请号：CN201911205785.5
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L23/498 , H01L23/31 , H01L23/58
Abstract: 在实施例中，半导体器件包括：集成电路管芯；密封剂，至少部分地密封集成电路管芯；位于密封剂上的再分布结构，再分布结构电连接至集成电路管芯，再分布结构包括焊盘；无源器件，包括物理和电连接至焊盘的导电连接件；以及保护结构，设置在无源器件和再分布结构之间，保护结构围绕导电连接件，保护结构包括环氧树脂助焊剂，保护结构中设置有空隙。本发明的实施例还涉及形成集成电路封装件的方法。
-
公开(公告)号：CN109585312A
公开(公告)日：2019-04-05
申请号：CN201811122570.2
申请日：2018-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L21/60 , H01L23/488
Abstract: 一种方法包括将第一封装组件和第二封装组件放置在载体上方。第一封装组件的第一导电柱和第二封装组件的第二导电柱朝向载体。该方法还包括将第一封组件和第二封装组件密封在密封材料中；将第一封装组件和第二封装组件从载体脱粘；平坦化第一导电柱、第二导电柱和密封材料，以及形成再分布线以电连接至第一导电柱和第二导电柱。本发明实施例涉及一种封装件及其形成方法，更具体地，涉及扇出封装工艺中的对准凸块。
-
公开(公告)号：CN109309071A
公开(公告)日：2019-02-05
申请号：CN201710778117.6
申请日：2017-09-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/31
Abstract: 提供一种集成扇出型封装，所述集成扇出型封装包括集成电路组件、绝缘包封体、重布线路结构及多个导电端子。所述绝缘包封体在侧向上包封所述集成电路组件的侧壁。所述重布线路结构设置在所述绝缘包封体及所述集成电路组件上。所述重布线路结构电连接到所述集成电路组件且所述重布线路结构包括多个球接垫。所述导电端子中的每一者包括导电球及环形助焊剂结构，其中所述导电球中的每一者设置在所述球接垫中的一个上且电连接到所述球接垫中的所述一个。所述环形助焊剂结构中的每一者设置在所述重布线路结构上。所述环形助焊剂结构中的每一者围绕所述导电球的底部部分设置且接触所述导电球的所述底部部分。还提供一种制作集成扇出型封装的方法。
-
公开(公告)号：CN107464761A
公开(公告)日：2017-12-12
申请号：CN201610857579.2
申请日：2016-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/58
Abstract: 本发明的一实施例提供一种半导体制程中的多个安装构件的方法。前述方法包含提供一具有多个穿孔的定位板。前述方法还包含供应多个构件于前述定位板上，其中每一个构件具有一纵长部。前述方法也包含进行一构件对准制程，使多个构件的纵长部放入穿孔内。此外，前述方法包含连接一基底至多个构件，且多个构件的纵长部是于穿孔内，并移除定位板。
-
公开(公告)号：CN104701143A
公开(公告)日：2015-06-10
申请号：CN201410756796.3
申请日：2014-12-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027
Abstract: 本发明提供了用于鲁棒金属化剖面的双层硬掩模。通过形成具有不同密度的两个或多个硬掩模的层形成鲁棒金属化剖面。多层金属硬掩模在例如50nm及以下的小部件尺寸工艺中尤其有用。下层具有较高密度。通过这种方式，由下层提供足够的工艺窗口并且同时，由上层提供圆形硬掩模剖面。
-
Patent Agency Ranking
公开(公告)号：CN1269190C
公开(公告)日：2006-08-09
申请号：CN02152212.X
申请日：2002-11-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/311
Abstract: 本发明涉及一种制作接触孔于硅化镍栅极层上方的方法，其特征是利用物理性蚀刻以克服公知工序中高活性的硅化镍栅极层与蚀刻剂发生反应的问题。方法一，不一次完全去除蚀刻终止层，而残留一厚度极薄的蚀刻终止层，以物理性蚀刻方式去除残留蚀刻终止层，蚀刻气体便不会与硅化镍栅极层发生反应。方法二，新引用一蚀刻缓冲层于蚀刻终止层与硅化镍栅极层之间，再利用物理性蚀刻方式去除蚀刻缓冲层，同样地，蚀刻气体便不会与硅化镍栅极层发生反应。
-
公开(公告)号：CN1755914A
公开(公告)日：2006-04-05
申请号：CN200510002983.3
申请日：2005-01-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/28 , C23C14/34 , C23C14/06
CPC classification number: H01L21/76843 , H01L21/2855 , H01L21/76826 , H01L23/5226 , H01L2924/0002 , H01L2924/00
Abstract: 本发明是关于一种阻障层及其制造方法。该阻障层材质主要包括钽(Ta)、钨(W)、钛(Ti)、钌(Ru)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、铬(Cr)或是钼(Mo)等成分，且使用的反应气体为氧、氮或是碳，其中反应气体的组成与该阻障层的材质的比值约大于或是等于0.45。主要是施加介于0.5至200mTorr的工作压力来制造该阻障层，避免形成结晶的结构。本发明的提出的阻障层及其制造方法是利用较大的工作压力，使阻障层与介层窗或是接触洞形成共形的结构，使得后续的金属沉积制程可完全地将金属材质填入介层窗或是接触洞中，而不会形成空孔，从而更加适于实用，且具有产业上广泛利用的价值。
-
公开(公告)号：CN1734740A
公开(公告)日：2006-02-15
申请号：CN200510071917.1
申请日：2005-05-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/321
Abstract: 本发明是有关于一种在含导体层铜上形成阻障层的方法，其中此含导体层铜会线经由一含氢电浆进行处理，再经由一含氩电浆进行处理，此阻障层可使用一化学气相沉积法，例如原子层沉积法，来加以形成，当此沉积方法使用金属和含碳物质作为源材料时，此二阶段的电浆前处理制程可让此阻障层具有改善的电性特性。
-
公开(公告)号：CN1619805A
公开(公告)日：2005-05-25
申请号：CN200410055106.8
申请日：2004-08-04
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L24/05 , H01L24/06 , H01L24/13 , H01L2224/0401 , H01L2224/05093 , H01L2224/13099 , H01L2224/45124 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/01075 , H01L2924/01079 , H01L2924/014 , H01L2924/10253 , H01L2924/13091 , H01L2924/14 , H01L2924/19043 , H01L2924/351 , H01L2924/00 , H01L2224/48
Abstract: 本发明是提供一种覆晶封装的焊垫。其中该焊垫适用于集成电路芯片且设置于集成电路芯片的边角或全部表面。在此，该焊垫具有多个沟槽于其上，且该沟槽的延伸方向大抵正交于芯片中心的放射方向。
-
公开(公告)号：CN113056097B
公开(公告)日：2024-11-08
申请号：CN202011117507.7
申请日：2020-10-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种器件可以包括第一封装件和第二封装件，其中第一封装件具有翘曲形状。附接至第一封装件的再分布结构的第一连接件包括嵌入在其中的间隔件。附接至再分布结构的第二连接件没有间隔件。第一连接件的间隔件在将第一封装件附接至第二封装件期间在第一封装件和第二封装件之间保持最小距离。本发明的实施例还涉及半导体器件及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
118
records
(took 0.047 seconds)
