-
公开(公告)号：CN112532539B
公开(公告)日：2023-03-28
申请号：CN201910879920.8
申请日：2019-09-18
Applicant: 无锡江南计算技术研究所
IPC: H04L47/629
Abstract: 本发明公开一种面向大规模并发通信的优化方法，包括以下步骤：S1、发送方向接收方发起发送请求，设置完成计数器初值；S2、接收方收到来自于发送方的发送请求后，匹配相关接收请求信息，向发送方应答目的地址信息；S3、发送方收到来自于接收方的请求应答后，投递拆分后的前n个传输请求；S4、如果探查到某一个传输请求完成，则将完成计数器的值减1，并判断当前完成计数器的值是否为0，如果为0，向发送方投递完成通知，否则，继续补充后续传输请求；S5、接收方收到来自于接收方的完成通知，置接收操作完成。本发明解决了网络资源竞争导致的性能干扰问题和并发通信的性能可扩展性问题，可有效增强并发通信优化手段的灵活性，提升大规模并发通信性能。
-
公开(公告)号：CN113193940B
公开(公告)日：2023-02-28
申请号：CN202110445811.2
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
IPC: H04L1/00 , H04L41/0654 , H04L67/1095 , H04L67/141
Abstract: 本发明公开了一种基于信用同步的信用回馈方法及装置，包括获取收发双方的响应等待时间，判断所述响应等待时间是否超过复位等待阈值；当所述响应等待时间超过复位等待阈值时，通过信用同步机制完成首次双边信用匹配，实现双边信用同步；在完成首次双边信用匹配之后，在持续运行时间段内定时进行信用巡检；其中，收发双方的响应等待时间为无可用信用时的等待时长。本发明通过特定数据链路包交互，实现双边性同步，可以有效避免单芯片初始化导致网络层数据包丢弃问题，同时也能解决运行过程中因为各种原因导致信用坍缩恢复等问题。
-
公开(公告)号：CN113125855B
公开(公告)日：2023-02-28
申请号：CN202110447068.4
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种印制板差分信号线阻抗测量方法，涉及印制电路板技术领域，包括以下步骤：S1：判断被测量分线是否在电路板表层，是则垫高放置测试台上；反则直接放置测试台上；S2：使用连接至TDR测试机的差分探头，获取检测波形曲线；S3：判断被测差分线前端是否为BGA或者连接器引出区域，是则执行S4；反则执行S5；S4：得到避开时间值，检测波形曲线的前避开时间值内的曲线为无效曲线；S5：获取有效曲线中的前预定长度值内的阻抗值曲线，取平均值。本发明合理有效，综合考虑高速信号本身高频特性对阻抗测量精度的影响，并有效克服信号频率、温度、材质以及差分线连接区域的影响，可以精确有效的获取印制板差分信号线阻抗。
-
公开(公告)号：CN115712583A
公开(公告)日：2023-02-24
申请号：CN202310023205.0
申请日：2023-01-09
Applicant: 之江实验室 , 无锡江南计算技术研究所
IPC: G06F12/0877 , G06F12/0884 , G06F12/0862 , G06F3/06 , G06N3/08
Abstract: 本发明公开了一种提升分布式缓存跨节点访问性能的方法及装置、介质。该方法依据轮次训练时预先生成的随机序列，在一个训练步骤中需要跨节点访问训练所需的样本时，查看当前步骤以及后续步骤所需的其他样本是否也存在于目标节点中，如果存在则将其一次性读取过来。本发明减少了训练过程中跨节点访问的次数带来的性能开销，有助于提升训练的总体性能。
-
公开(公告)号：CN115687154A
公开(公告)日：2023-02-03
申请号：CN202211487167.6
申请日：2022-11-25
Applicant: 无锡江南计算技术研究所
IPC: G06F11/36
Abstract: 本发明提供一种基于Csmith随机生成器生成C程序测试用例的方法及装置，属于C程序测试技术领域。该方法包括如下步骤：S1：获取预设概率信息表，通过预设概率信息表获取预设参数；S2：生成器根据预设参数进行初始化；S3：生成器基于初始化信息生成包括main函数、变量类型、其他函数的测试用例程序，在生成main函数时输出测试用例程序的辅助信息；S4：过滤器对生成的程序片段进行安全检查；S5：生成器在过滤器对所有程序片段检查完毕后整理并输出生成的测试用例程序，并根据生成的测试用例程序计算非指针全局变量的校验和，并打印校验和。本发明自动生成大量测试用例，可以高效地暴露更多的问题，并且可根据输入进行定制化操作，节省人力成本。
-
Patent Agency Ranking
公开(公告)号：CN113342669B
公开(公告)日：2022-12-30
申请号：CN202110692255.9
申请日：2021-06-22
Applicant: 无锡江南计算技术研究所
IPC: G06F11/36
Abstract: 本发明公开了一种缩短芯片代码覆盖率收敛时间的验证方法及装置，该方法包括通过预设的激励回归对芯片代码进行仿真计算，确定无覆盖率的待测点；接收第一操作指令，基于所述第一操作指令编写待测点对应的断言，断言用以表征待测点所表示的输入状态无法达到；构建形式化环境，在形式化环境中运行断言，判断断言的运行结果；根据运行结果反向补充待测点的输入状态假设，并基于输入状态假设生成测试激励进行仿真验证。本发明实现了通过形式化验证工具构建形式化环境来进行断言证明，基于断言证明结果产生作为输入状态假设的反例，进而形成测试激励，从而减少芯片代码验证过程中与设计人员的交流时间，且缩短了芯片代码验证过程中的覆盖率收敛时间。
-
公开(公告)号：CN115470450A
公开(公告)日：2022-12-13
申请号：CN202211046721.7
申请日：2022-08-30
Applicant: 无锡江南计算技术研究所
Abstract: 本发明涉及人工智能技术领域，具体涉及一种矩阵乘运算装置及其低开销异常定位方法，包括呈矩阵排列的运算核心、北向数据加载器、西向数据整形与加载器、累加缓冲器、累加结果写回控制器、异常检测控制器和本地局部存储器，异常检测控制器与南侧一行及东侧一列运算核心连接，运算核心包括乘法器、加法器、累加数据寄存器和异常寄存器，乘法器接收北向数据和西向数据，乘法器计算北向数据和西向数据的乘积，加法器与乘法器及累加数据寄存器连接，加法器计算乘法器输出值与累加数据寄存器值的和，并输出到南侧的运算核心的累加数据寄存器，异常寄存器与乘法器及加法器连接。本发明的有益技术效果包括：能够及时排查异常情况，提高异常排除效率。
-
公开(公告)号：CN113094320B
公开(公告)日：2022-11-25
申请号：CN202110445793.8
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明实施例提供一种并行消息仲裁装置及方法，所述装置包括：消息预处理模块、快速队列模块、消息站台、均匀轮转仲裁模块、加权轮转仲裁模块、站台访问模块、消息拆包模块，其中，消息预处理模块用于将消息描述符分配到消息站台和快速队列模块，消息站台和快速队列中生成消息描述符对应的请求发送对仲裁模块，均匀轮转仲裁模块和加权轮转仲裁模块对消息站台id依次仲裁，消息拆包模块获取仲裁模块的仲裁结果，并通过消息站台访问模块访问消息站台，完成消息拆包信息的读写请求。采用本装置能够多进程消息的流量均衡，并且支持快速消息的优先调度，实现快速消息的低延时发送。同时尽可能节省硬件资源开销。
-
公开(公告)号：CN115357195A
公开(公告)日：2022-11-18
申请号：CN202211059381.1
申请日：2022-08-31
Applicant: 无锡江南计算技术研究所
IPC: G06F3/06
Abstract: 本发明提供一种支持分区并发访问的软硬件协同存储器组织方法及装置方法及装置，属于存储器设计技术领域。该方法包括如下步骤：S1：将存储器基于预设区分方式从逻辑上划分为地址连续的多个可独立访问的存储体；S2：获取来自多个计算单元/请求源发送的多个请求信息，基于请求信息和逻辑划分模式匹配对应的存储体，将每个请求信息分别发送至对应的存储体；S3：接收对应的计算单元/请求源的请求信息，基于请求信息和逻辑划分模式获取该计算单元/请求源相匹配的存储体，将该存储体的访存请求数据发送至对应的计算单元/请求源。本发明只需配备开销较小的存储访问模块和数据选择模块即可实现高并行度的访问处理，设计复杂度低，实现开销小。
-
公开(公告)号：CN112540750B
公开(公告)日：2022-11-15
申请号：CN201910897633.X
申请日：2019-09-23
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开一种自适应内建函数与指令操作选择翻译方法，基于编译器实现，包括以下步骤：S1、编译器使用最高优化等级编译该内建函数，当汇编指令少于或等于3条时，将SDNode一对一的降级为汇编指令；S2、当汇编指令大于3条时，判断该内建函数预设的使用频率，若使用频率不高，则以内建函数可拆分的伪指令节点和定义的虚拟寄存器为参数，通过BuildMI函数将内建函数降级为汇编指令；S3、若使用频率较高，则以内建函数的输入和输出作为源寄存器和目的寄存器，使用BuildMI函数创建一条伪指令，使用BuildMI函数扩展上述伪指令，并将扩展后的伪指令降级为汇编指令。本发明可以根据内建函数实现的复杂度选择内建函数节点降级的途径，以使程序的编译运行达到最优化的效果。
-
-
-
-
-
-
-
-
-
Search Results
1254
records
(took 0.041 seconds)
