-
公开(公告)号：CN108831516B
公开(公告)日：2020-10-23
申请号：CN201810657590.3
申请日：2018-06-20
Applicant: 长江存储科技有限责任公司
Abstract: 本发明提供了一种闪存存储器控制方法及闪存存储器控制装置。所述闪存存储器控制方法，包括如下步骤：获取分组编程次数，所述分组编程次数是若干待编程存储单元在分组编程过程中组间混叠程度保持在分组容限内的最大编程次数；判断所述待编程存储单元的剩余编程次数是否小于或等于所述分组编程次数，若是，则将若干所述待编程存储单元根据编程速度的不同进行分组；开始进行分组编程。本发明在减小编程误码率的同时，也能有效的提高编程速度，确保了闪存存储器的性能。
-
公开(公告)号：CN109658964B
公开(公告)日：2020-08-14
申请号：CN201811362520.1
申请日：2018-11-15
Applicant: 长江存储科技有限责任公司
Abstract: 本发明实施例公开了一种闪存器的数据写入方法及装置、存储设备及存储介质。所述方法，包括：利用可变脉冲宽度的编程脉冲，对闪存器进行数据写入，其中，所述编程脉冲的脉冲宽度，与编程电压和导通电压之间压差正相关。
-
公开(公告)号：CN110277125B
公开(公告)日：2020-07-28
申请号：CN201910579791.0
申请日：2019-06-28
Applicant: 长江存储科技有限责任公司
Abstract: 本申请实施例公开了一种存储单元阵列外围电路及存储器件，该存储单元阵列包括多个存储单元平面，每个存储单元平面包括M条本地字线；该外围电路中每条全局字线对应每个存储单元平面上的多条本地字线，且与全局字线电压选择模块一一对应；本地字线电压选择模块和本地字线一一对应；全局字线电压选择模块从选中电压和未选中电压中，选择一个电压经对应的全局字线输出至对应的本地字线电压选择模块的输入端；本地字线电压选择模块从对应的全局字线电压选择模块输出的电压和未选中电压中，选择一个电压输出至对应的本地字线。由于多条本地字线共享一个全局字线，减少了所需多路选择器的占用面积，从而能够减小外围电路的面积。
-
公开(公告)号：CN110289035B
公开(公告)日：2020-06-12
申请号：CN201910577607.9
申请日：2019-06-28
Applicant: 长江存储科技有限责任公司
Abstract: 本申请实施例公开了一种存储单元阵列外围电路及存储器件，该外围电路中选中电压选择模块与每个存储单元平面上多条本地字线对应；选中电压选择模块从k个选中电压中，选择一个电压输出至对应的全局字线电压选择模块；全局字线电压选择模块从对应的选中电压选择模块输出的电压和未选中电压中，选择一个电压经对应的全局字线输出对应的本地字线电压选择模块；本地字线电压选择模块从对应的全局字线电压选择模块输出的电压和未选中电压中，选择一个电压输出至对应的本地字线。由于同一组的本地字线共享一个选中电压选择模块，减少了所需多路选择器的面积，从而能够减小外围电路的面积。
-
公开(公告)号：CN110619910A
公开(公告)日：2019-12-27
申请号：CN201910815320.5
申请日：2019-08-30
Applicant: 长江存储科技有限责任公司
Abstract: 本发明实施例提供了一种存储器的控制方法、装置及存储介质。其中，所述方法包括：对所述存储器进行编程操作；其中，至少在编程操作的全导通阶段，在所述存储器的未选定的顶部选择栅(TSG)上施加第一电压，以使得所述未选定的TSG处于关闭状态；所述第一电压为负电压。本发明实施例通过在编程操作的特定时段对所述存储器的未选定的TSG上施加负电压，以保证未选定的TSG的电压在编程操作的沟道升压时段内低于TSG的阈值电压，从而使未选定的TSG处于完全关闭状态，避免了未选定的TSG因沟道升压的耦合作用而被误选定。如此，降低了存储器中的编程干扰。
-
Patent Agency Ranking
公开(公告)号：CN110277125A
公开(公告)日：2019-09-24
申请号：CN201910579791.0
申请日：2019-06-28
Applicant: 长江存储科技有限责任公司
Abstract: 本申请实施例公开了一种存储单元阵列外围电路及存储器件，该存储单元阵列包括多个存储单元平面，每个存储单元平面包括M条本地字线；该外围电路中每条全局字线对应每个存储单元平面上的多条本地字线，且与全局字线电压选择模块一一对应；本地字线电压选择模块和本地字线一一对应；全局字线电压选择模块从选中电压和未选中电压中，选择一个电压经对应的全局字线输出至对应的本地字线电压选择模块的输入端；本地字线电压选择模块从对应的全局字线电压选择模块输出的电压和未选中电压中，选择一个电压输出至对应的本地字线。由于多条本地字线共享一个全局字线，减少了所需多路选择器的占用面积，从而能够减小外围电路的面积。
-
公开(公告)号：CN109658964A
公开(公告)日：2019-04-19
申请号：CN201811362520.1
申请日：2018-11-15
Applicant: 长江存储科技有限责任公司
Abstract: 本发明实施例公开了一种闪存器的数据写入方法及装置、存储设备及存储介质。所述方法，包括：利用可变脉冲宽度的编程脉冲，对闪存器进行数据写入，其中，所述编程脉冲的脉冲宽度，与编程电压和导通电压之间压差正相关。
-
公开(公告)号：CN120089170A
公开(公告)日：2025-06-03
申请号：CN202311656371.0
申请日：2023-12-01
Applicant: 长江存储科技有限责任公司
IPC: G11C11/401 , G11C11/4063
Abstract: 本公开实施例提出了一种存储器及其控制方法、存储器系统；其中，该存储器包括：第一电路，被配置为接收激活地址，根据第一规则和激活地址确定第一行地址；激活地址为当前访问操作中被访问的存储行的地址；第二电路，被配置为接收激活地址，根据第二规则和激活地址确定第二行地址；第二规则的确定方式与第一规则的确定方式不同；选择电路，与第一电路和第二电路均耦接，被配置为接收第一行地址和第二行地址，选择第一行地址和第二行地址中的其中之一作为攻击行地址。
-
公开(公告)号：CN119296613A
公开(公告)日：2025-01-10
申请号：CN202411270675.8
申请日：2022-03-14
Applicant: 长江存储科技有限责任公司
Abstract: 本公开实施例公开了一种页缓冲器、编程方法、存储器装置及系统，所述页缓冲器对应于存储器装置的存储单元阵列的位线而设置，所述页缓冲器包括：第一充放电模块，其耦接于位线，并配置为能够存储第一位线强制信息以及根据所述第一位线强制信息向所述位线提供第一位线强制电压；第二充放电模块，其耦接所述位线，并配置为能够存储第二位线强制信息以及根据所述第二位线强制信息向所述位线提供不同于所述第一位线强制电压的第二位线强制电压；其中，所述第一位线强制电压和第二位线强制电压均大于正常编程位线电压且小于禁止编程位线电压。
-
公开(公告)号：CN114783488B
公开(公告)日：2024-10-11
申请号：CN202210248481.2
申请日：2022-03-14
Applicant: 长江存储科技有限责任公司
Abstract: 本公开实施例公开了一种页缓冲器、编程方法、存储器装置及系统，所述页缓冲器对应于存储器装置的存储单元阵列的位线而设置，所述页缓冲器包括：第一充放电模块，其耦接于位线，并配置为能够存储第一位线强制信息以及根据所述第一位线强制信息向所述位线提供第一位线强制电压；第二充放电模块，其耦接所述位线，并配置为能够存储第二位线强制信息以及根据所述第二位线强制信息向所述位线提供不同于所述第一位线强制电压的第二位线强制电压；其中，所述第一位线强制电压和第二位线强制电压均大于正常编程位线电压且小于禁止编程位线电压。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.037 seconds)
