-
公开(公告)号：CN119724269A
公开(公告)日：2025-03-28
申请号：CN202311255087.2
申请日：2023-09-26
Applicant: 长江存储科技有限责任公司
IPC: G11C5/14
Abstract: 本申请提供了一种存储装置、存储装置操作方法及存储系统，涉及半导体芯片技术领域。存储装置包括存储单元阵列和耦接于存储单元阵列的外围电路，存储单元阵列包括耦接到同一条位线且相邻的第一存储单元和第二存储单元；外围电路包括页缓冲器电路，页缓冲器电路包括：感测节点，耦接到位线；第一锁存电路，耦接到感测节点，被配置为锁存第一存储单元的编程状态；充放电电路，耦接到感测节点，被配置为对感测节点进行充电，以及，对感测节点进行放电，感测节点的放电时长与编程状态相关；第二锁存电路，耦接到感测节点，被配置为根据经过放电时长后感测节点的电压值锁存第二存储单元是否通过编程验证的信息。本申请缩短了存储装置的编程时长。
-
公开(公告)号：CN119580803A
公开(公告)日：2025-03-07
申请号：CN202311153232.6
申请日：2023-09-06
Applicant: 长江存储科技有限责任公司
Inventor： 王砚
Abstract: 本申请提供了一种存储器、存储器的操作方法、系统及存储介质，涉及存储技术领域。该存储器包括外围电路和存储单元阵列；外围电路包含多个页缓冲器以及逻辑控制电路；页缓冲器包含第一位线连接点、第二位线连接点、第一开关器件以及第二开关器件；第一位线连接点和第二位线连接点用于连接存储单元阵列中的位线；第一位线连接点和第二位线连接点分别通过独立的预充电电路连接至电源端，且第一位线连接点和第二位线连接点分别连接至页缓冲器中的锁存器；预充电路电路是页缓冲器对位线进行预充电的电路；第一开关器件连接第一位线连接点和第二位线连接点；第二开关器件位于第二位线连接点对应的预充电电路上。
-
公开(公告)号：CN118366522A
公开(公告)日：2024-07-19
申请号：CN202310090100.7
申请日：2023-01-18
Applicant: 长江存储科技有限责任公司
Abstract: 本公开内容涉及包括页缓冲器的存储器器件、包括页缓冲器的存储器系统及其操作方法。本公开内容提供一种包括存储器阵列和页缓冲器的存储器器件。存储器阵列包括耦合到存储器阵列的位线的多个存储单元。页缓冲器经由位线耦合到多个存储单元以感测存储单元中存储的数据。页缓冲器包括耦合到位线的第一晶体管、第二晶体管和第三晶体管，第一节点和第二节点，耦合到第一节点的电容结构，以及经由第一晶体管耦合到位线的锁存器电路。第一晶体管、第二晶体管和第三晶体管的第一端子耦合到第一节点。第二晶体管的第二端子耦合到第二节点。第三晶体管放大第二节点处的读取裕度电压。页缓冲器缩短读取操作或验证操作的时间。
-
公开(公告)号：CN118366494A
公开(公告)日：2024-07-19
申请号：CN202310090061.0
申请日：2023-01-18
Applicant: 长江存储科技有限责任公司
Abstract: 本申请提供了一种存储装置、存储装置的操作方法、以及存储系统。存储装置包括：存储单元阵列；以及页缓冲器，页缓冲器包括：第一连接电路，连接位线和第一节点；第一放电电路，连接所述第一节点，所述第一放电电路被配置为在放电阶段的第一时间段对所述第一节点以第一放电速率进行放电；第二连接电路，包括第一端和第二端，所述第一端连接所述第一节点，所述第二端连接第二节点；第二放电电路，连接所述第二节点，所述第二放电电路被配置为在所述放电阶段的第二时间段对所述第二节点以第二放电速率进行放电，所述第一放电速率不大于所述第二放电速率；以及感测锁存电路，连接所述第二节点。由此，可以提高感测操作中对不同读取状态的感测裕度。
-
公开(公告)号：CN117116324A
公开(公告)日：2023-11-24
申请号：CN202311280296.2
申请日：2021-06-29
Applicant: 长江存储科技有限责任公司
Abstract: 本公开内容涉及三维存储器装置中的页缓冲器电路。在一些实施例中，页缓冲器电路包括：第一位线段感测分支，连接到位线的第一位线段，以及第二位线段感测分支，连接到位线的第二位线段。第一位线段感测分支和第二位线段感测分支并联连接到页缓冲器电路的感测节点。在一些实施例中，第一位线段感测分支包括第一感测锁存器和第一位线预充电路径，并且第二位线段感测分支包括第二感测锁存器和第二位线预充电路径。
-
Patent Agency Ranking
公开(公告)号：CN114783488A
公开(公告)日：2022-07-22
申请号：CN202210248481.2
申请日：2022-03-14
Applicant: 长江存储科技有限责任公司
Abstract: 本公开实施例公开了一种页缓冲器、编程方法、存储器装置及系统，所述页缓冲器对应于存储器装置的存储单元阵列的位线而设置，所述页缓冲器包括：第一充放电模块，其耦接于位线，并配置为能够存储第一位线强制信息以及根据所述第一位线强制信息向所述位线提供第一位线强制电压；第二充放电模块，其耦接所述位线，并配置为能够存储第二位线强制信息以及根据所述第二位线强制信息向所述位线提供不同于所述第一位线强制电压的第二位线强制电压；其中，所述第一位线强制电压和第二位线强制电压均大于正常编程位线电压且小于禁止编程位线电压。
-
公开(公告)号：CN119851726A
公开(公告)日：2025-04-18
申请号：CN202311339152.X
申请日：2023-10-16
Applicant: 长江存储科技有限责任公司
Inventor： 王砚
Abstract: 本申请提供了一种存储器、存储器的操作方法及存储器系统。该存储器包括存储器阵列以及与存储器阵列耦接的外围电路。存储器阵列包括多个平面，每个平面包括多条位线。外围电路包括选通电路以及多个页缓冲器，且选通电路与多个页缓冲器耦接。位于平面的第一端的第一位线通过选通电路与多个页缓冲器中的第一页缓冲器耦接。除第一位线以外的位线通过选通电路与多个页缓冲器中除第一页缓冲器以外的至少一个页缓冲器耦接，且除第一位线以外的位线中至少有两条位线通过选通电路与同一个页缓冲器耦接。位于平面的第一端的第一位线可以在编程时独立进行控制，从而在预充电过程中持续进行预充电，可以解决与相邻位面中的相邻位线之间的耦合问题。
-
公开(公告)号：CN118782121A
公开(公告)日：2024-10-15
申请号：CN202310349228.0
申请日：2023-04-03
Applicant: 长江存储科技有限责任公司
Abstract: 本申请公开了一种存储器、存储器的操作方法及存储系统，属于存储技术领域。该存储器包括：位线放电电路和耦接到位线放电电路的位线；位线放电电路包括晶体管、控制支路和第一放电支路；晶体管的栅极与控制支路连接，晶体管的源极和漏极中的一个电极与第一放电支路连接，晶体管的源极和漏极中的另一个电极与位线连接；控制支路用于导通晶体管；第一放电支路用于在晶体管导通的情况下，以设定的放电速度对位线进行放电。在本申请提供的存储器中，能够利用第一放电支路以设定的放电速度对位线进行放电，位线放电的速度是可控的，位线放电的稳定性较高，有利于提高存储器在位线放电过程中的工作稳定性。
-
公开(公告)号：CN113632170B
公开(公告)日：2023-09-15
申请号：CN202180002086.X
申请日：2021-06-29
Applicant: 长江存储科技有限责任公司
Abstract: 本公开内容提供了3D NAND存储器装置的缓冲器电路。在一些实施例中，缓冲器电路包括：第一位线段感测分支，连接到第一位线段且包括低电压锁存器；以及第二位线段感测分支，连接到第二位线段且包括感测锁存器。第一位线段感测分支和第二位线段感测分支并联连接到页缓冲器电路的感测节点。
-
公开(公告)号：CN113632170A
公开(公告)日：2021-11-09
申请号：CN202180002086.X
申请日：2021-06-29
Applicant: 长江存储科技有限责任公司
Abstract: 本公开内容提供了3D NAND存储器装置的缓冲器电路。在一些实施例中，缓冲器电路包括：第一位线段感测分支，连接到第一位线段且包括低电压锁存器；以及第二位线段感测分支，连接到第二位线段且包括感测锁存器。第一位线段感测分支和第二位线段感测分支并联连接到页缓冲器电路的感测节点。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.057 seconds)
