一种时钟发生器电路
    41.
    发明授权

    公开(公告)号:CN111510114B

    公开(公告)日:2023-02-07

    申请号:CN202010426147.2

    申请日:2020-05-19

    Abstract: 本发明公开了一种时钟发生器电路,属于时钟发生器领域。本发明的时钟发生器电路,选择器由S和SN两开关控制,用于选择由偏置电压产生电路输出的参考高电平或参考低电平,比较器的两端分别接选择器的输出和锯齿波,参考电平小于锯齿波时,比较器输出高电平,选择器的两开关S=0,SN=1,使选择器输出参考高电平REFH,锯齿波电压不断增大,直至参考电平大于锯齿波,比较器翻转,输出低电平;参考电平大于锯齿波时,过程类似,以上翻转一直持续,从而形成振荡,振荡频率可由REFH和REFL的压差或锯齿信号产生模块的产生速率动态调节。

    一种双像元同时输出高响应率线阵CMOS图像传感器和方法

    公开(公告)号:CN115567787A

    公开(公告)日:2023-01-03

    申请号:CN202211167289.7

    申请日:2022-09-23

    Abstract: 本发明公布了一种双像元同时输出高响应率线阵CMOS图像传感器和方法,包括第一像元阵列和第二像元阵列;第一像元阵列的像元面积大于第二像元阵列的像元面积;第一像元阵列和第二像元阵列连接可编程增益放大器,可编程增益放大器连接列缓冲驱动电路的一端,列缓冲驱动电路的另一端连接多级高速控制开关的一端,多级高速控制开关的另一端连接模拟列逻辑控制电路的一端,模拟列逻辑控制电路的另一端分别连接单斜式列级并行ADC和芯片级pipeline ADC;单斜式列级并行ADC连接数字列逻辑;芯片级pipeline ADC和数字列逻辑均连接多通道高速LVDS接口模块。可简单有效的提升线阵CIS的响应率,且具有其它线阵CIS不具备的双成像功能。

    一种低功耗CMOS图像传感器结构及其实现方法

    公开(公告)号:CN114885108A

    公开(公告)日:2022-08-09

    申请号:CN202210550326.6

    申请日:2022-05-20

    Abstract: 本发明公开了一种低功耗CMOS图像传感器结构及其实现方法,包括像元阵列、采样放大单元、比较单元、DAC码值产生器、DAC斜坡产生器、寄存处理单元和输出电路单元;对像元阵列的模拟信号采样放大后得到输入信号,将其传输至比较单元一输入端,DAC码值产生器的数字码值传输至DAC斜坡产生器,将斜坡信号传输至比较单元另一输入端,斜坡信号大于输入信号时,比较单元产生翻转信号,寄存处理单元存储此时的数字码值,对其进行处理后,将结果输出。码值产生器兼具数码产生和计数功能,避免传统计数器在A/D转换时产生大量翻转和计数,有效降低图像传感器整体功耗和由于高功耗而产生的热量聚集现象,提升了温度敏感型图像传感器性能。

    一种用于SAR型ADC的多精度抗辐照逻辑控制装置

    公开(公告)号:CN108242929B

    公开(公告)日:2021-11-09

    申请号:CN201710552969.3

    申请日:2017-07-07

    Abstract: 本发明公开了一种用于SAR型ADC的多精度抗辐照逻辑控制装置,包括写入外部配置并生成内部配置的控制信号的输入寄存器;采样计数器生成阶段控制信号和格式控制信号;内部时钟发生器产生在转换阶段有效的内部时钟信号;电容控制开关产生电容阵列的采样/保持控制开关信号;中间结果寄存器用于存储AD转换结果;寄存转换模块并行存储AD转换结果,并完成最终的串行输出;其中控制逻辑模块用于实现对上述各个部件进行逻辑控制,使采样阶段与内部转换阶段进行分时处理。该装置能够适用于多种应用环境下的ADC电路,具有面积小,功耗低,扩展性强的优点。

    一种兼容两种曝光模式的CMOS图像传感器读出电路

    公开(公告)号:CN110351500B

    公开(公告)日:2021-08-31

    申请号:CN201910614970.3

    申请日:2019-07-09

    Abstract: 本发明公开了一种兼容两种曝光模式的CMOS图像传感器读出电路,包括像元、增益放大器、相关双采样电路、切换电路、斜坡发生电路、模拟数字转换器和计数器;像元输出端连接增益放大器的第一输入端;增益放大器的第二输入端连接切换电路的第一输出端,增益放大器的输出端连接相关双采样电路的输入端,相关双采样电路的输出端连接模拟数字转换器的第一输入端,模拟数字转换器的第二输入端连接斜坡发生电路的输出端,斜坡发生电路的输入端连接切换电路的第二输出端;模拟数字转换器的输出端连接计数器的输入端。本发明读出电路结构能够满足两种曝光模式输出,使两种曝光模式集成于同一相机;且兼容两种曝光模式的同时,基本不占用系统额外的面积和功耗。

    一种双曝光CMOS图像传感器的数据转换装置及其转换方法

    公开(公告)号:CN111405195B

    公开(公告)日:2021-06-22

    申请号:CN202010209608.0

    申请日:2020-03-23

    Abstract: 本发明公开了一种双曝光CMOS图像传感器的数据转换装置及其转换方法,属于CMOS图像传感器领域。本发明的双曝光CMOS图像传感器的低回踢数据转换装置及其转换方法,在两种模式之间,通过切换转换ADC比较器的输入,实现双曝光模式下转换ADC比较器的翻转信号均为上升沿,在卷帘模式下,转换ADC比较器正向端接入斜坡信号,比较器负向端接入模拟前端输出信号,其翻转信号为上升沿;在全局模式下,其正负端接入信号切换,其翻转信号仍为上升沿;从而保证两种曝光模式下,斜坡信号和像元输出信号相交引起比较器翻转均产生上升沿信号,保证ADC计数器可复用性。

    一种时钟发生器电路
    47.
    发明公开

    公开(公告)号:CN111510114A

    公开(公告)日:2020-08-07

    申请号:CN202010426147.2

    申请日:2020-05-19

    Abstract: 本发明公开了一种时钟发生器电路,属于时钟发生器领域。本发明的时钟发生器电路,选择器由S和SN两开关控制,用于选择由偏置电压产生电路输出的参考高电平或参考低电平,比较器的两端分别接选择器的输出和锯齿波,参考电平小于锯齿波时,比较器输出高电平,选择器的两开关S=0,SN=1,使选择器输出参考高电平REFH,锯齿波电压不断增大,直至参考电平大于锯齿波,比较器翻转,输出低电平;参考电平大于锯齿波时,过程类似,以上翻转一直持续,从而形成振荡,振荡频率可由REFH和REFL的压差或锯齿信号产生模块的产生速率动态调节。

    一种用于超大面阵CMOS图像传感器的高速高精度锁相环电路

    公开(公告)号:CN110049263A

    公开(公告)日:2019-07-23

    申请号:CN201910469549.8

    申请日:2019-05-31

    Abstract: 本发明公开了一种用于超大面阵CMOS图像传感器的高速高精度锁相环电路,属于图像传感器技术领域。该锁相环电路,三级交叉耦合互补振荡单元依次反向级联;NM5的栅端接PD信号,NM5的漏端、NM2的栅端、NM3的栅端、NM4的栅端均与输入电压端相连接,NM2的源端、NM3的源端、NM4的源端均与的NM5源端相连,NM2的漏端输出Ictrl1,Ictrl1作为频率调节电流输入第一级;NM3的漏端输出Ictrl2,Ictrl2作为频率调节电流输入第二级;NM4的漏端输出Ictrl3,Ictrl3作为频率调节电流输入第三级。该锁相环电路,提高锁相环内压控振荡器的频率调节范围,并能调节锁相环的振荡器中心频率。

    一种图像传感器芯片级ADC修调系统

    公开(公告)号:CN113873184B

    公开(公告)日:2023-10-17

    申请号:CN202111277411.1

    申请日:2021-10-29

    Abstract: 本发明公开了一种图像传感器芯片级ADC修调系统,包括修调控制模块和修调预写入模块,修调控制模块连接修调预写入模块,修调控制模块用于输出控制信号给修调预写入模块,修调预写入模块的修调输出连接到ADC模块的控制端,与ADC模块的各待修正模块连接,用于输出修调控制信号,针对系统修调预写入、电容失配修调、功耗修调和误差修调,可有效弥补工艺偏差失配、工艺角偏离等因素引起的性能参数下降和功耗超差、提升ADC的关键动态和静态参数,具有很高的实用性。

    一种自适应抗单粒子翻转的D触发器

    公开(公告)号:CN110311660B

    公开(公告)日:2023-02-24

    申请号:CN201910592627.3

    申请日:2019-07-03

    Abstract: 本发明公开了一种自适应抗单粒子翻转的D触发器,D触发器有时钟信号输入端C和数据信号输入端D,第一输出端Q和第二输出端QN;时钟输入电路的输入端与时钟信号输入端C连接,输出端分别与开关控制RC滤波结构型主锁存器和开关控制RC滤波结构型从锁存器连接;SEU监测电路分别与开关控制RC滤波结构型主锁存器及开关控制RC滤波结构型从锁存器连接;开关控制RC滤波结构型主锁存器电路分别与数据信号输入端D和开关控制RC滤波结构型从锁存器连接;开关控制RC滤波结构型从锁存器与输出电路连接;输出电路还分别连接第一输出端Q及第二输出端QN。本发明具有良好的单粒子加固能力,并克服了加固触发器不能应用于高速无辐照环境的局限性。

Patent Agency Ranking