同质复合栅场效应晶体管
    41.
    发明公开

    公开(公告)号:CN1953206A

    公开(公告)日:2007-04-25

    申请号:CN200610097014.5

    申请日:2006-10-27

    Applicant: 安徽大学

    Abstract: 同质复合栅场效应晶体管,由栅端、源端、漏端和衬底构成场效应晶体管本体,在栅端与衬底之间为绝缘层,沟道形成在源端与漏端之间衬底上,源端在沟道左端延伸为浅源延伸区,漏端在沟道右端延伸为浅漏延伸区;其特征是栅端设置为同质复合栅,多晶硅栅,多晶硅栅的左右两部分分设为不同的导电类型,朝向源端的栅左部为P型多晶硅栅,朝向漏端的栅右部为N型多晶硅栅。本发明既可以得到很高的射频MOSFET驱动电流、跨导和截止频率,同时器件漏漂移区末端的最大场强、热电子效应和短沟道效应又可以得到很大的缓解。

    基于DSP的高速便携式扫描仪

    公开(公告)号:CN1480897A

    公开(公告)日:2004-03-10

    申请号:CN02138255.7

    申请日:2002-09-08

    Applicant: 安徽大学

    Abstract: 基于DSP的高速便携式扫描仪,由扫描头和控制电路构成,其特征是采用DSP数字信号处理器;存储单元由DSP提供的18根地址线和16根数据线,分别接至闪存器Am29F400B的18根地址线和16根数据线管脚上;扫描头信号单元,由缓冲器74HC244为扫描信号电平整形,整形输出的串行CCD图像信号送至DSP的多通道缓冲串口接收管脚BDR0,并由DSP将该串行信号转换成16位并行信号,经DMA接收,暂存片内RAM中,然后送至数据总线D0-D15上。本发明可脱离计算机独立快速完成扫描工作,其适应性强、成本低、质量高。

    一种基于径向基网络的量子生成对抗网络优化方法

    公开(公告)号:CN119992277A

    公开(公告)日:2025-05-13

    申请号:CN202411816714.X

    申请日:2024-12-11

    Applicant: 安徽大学

    Abstract: 本发明公开一种基于RBF‑QGAN的图像处理方法及系统,属于量子生成模型领域;方法包括:获取图像数据,并进行预处理,得到离散样本数据;构建包括鉴别器和生成器的RBF‑QGAN,鉴别器采用径向基网络,生成器采用变分量子电路;生成器接收离散样本,学习输入生成概率分布,并利用量子电路生成输出概率分布;鉴别器接收生成器输出的数据,并判断真实性;将生成器学习生成出的生成概率分布和离散样本数据都输入鉴别器中,通过径向基网络对样本进行特征提取,判断数据样本的真实性;通过交叉熵损失函数进行训练并通过Adam优化器进行参数优化,再传入生成器和鉴别器中训练,直至训练损失收敛到纳什平衡;优化训练结束后,输出生成器生成的图像数据样本。

    基于银纳米线网络的储备池计算系统及其制备方法、应用

    公开(公告)号:CN119783742A

    公开(公告)日:2025-04-08

    申请号:CN202411989753.X

    申请日:2024-12-31

    Applicant: 安徽大学

    Abstract: 本发明公开基于银纳米线网络的储备池计算系统及其制备方法、应用,属于纳米线与神经网络技术领域;基于银纳米线网络的储备池计算系统包括:底部多电极阵列:其中的电极能作为输入端或输出端;储备池:为银纳米线网络,是由将银纳米线溶液通过滴注、旋涂的方式在底部多电极阵列上制备而成,用于将输入数据投射到高维非线性空间。本发明的计算系统能够应用于数据处理,其中数据的并行输入方法同时可与虚拟节点、幅值信息等应用方法相结合,极大的增加输入特征信息,降低对储备池复杂度和记忆容量的需求,并增强该储备池计算系统的特征提取能力。

    光概率节点传感器及贝叶斯变分推断感知计算一体化系统

    公开(公告)号:CN118966297A

    公开(公告)日:2024-11-15

    申请号:CN202411045700.2

    申请日:2024-08-01

    Applicant: 安徽大学

    Abstract: 本发明公开光概率节点传感器及贝叶斯变分推断感知计算一体化系统,属于光电传感器领域;光概率节点传感器包括碳化硅纳米线网络光敏层、电流‑电压转换电路、比较器电路以及LIF神经元电路;光信号输入碳化硅纳米线网络光敏层产生电流,并经过电流‑电压转换电路转换为电压信号并放大;比较器电路将放大后的电压信号与随机阈值比较输出二进制信号,LIF神经元电路累积二进制信号,当达到阈值时发放脉冲,作为光概率节点传感器的最终输出;贝叶斯变分推断感知计算一体化系统,包括光概率节点传感器阵列、贝叶斯神经网络层、变分推断模块、存储单元以及控制逻辑。

    一种联想记忆中多次泛化和分化的神经形态电路

    公开(公告)号:CN113469348B

    公开(公告)日:2024-02-20

    申请号:CN202110684264.3

    申请日:2021-06-21

    Applicant: 安徽大学

    Abstract: 本发明公开了一种联想记忆中多次泛化和分化的神经形态电路,包括三个输入信号端IN1、IN2、IN3,一个总输出信号OUT,输入信号端IN1、IN2、IN3定义为三个前神经元,前神经元IN1对应巴甫洛夫联想记忆中的非条件反射信号,前神经元IN2和IN3对应条件反射信号;输入信号经处理后得到对应的三个输出信号OUT1、OUT2、OUT3,再经或门U12后得到总输出信号OUT;其中,或门U12定义为后神经元,总输出信号OUT为后神经元接受刺激后发出的信号。上述电路能仿生巴甫洛夫联想记忆中的多次泛化和彻底分化现象,也能仿生传统巴甫洛夫联想记忆中的学习和遗忘现象,具有广阔的应用前景。

    一种低功耗数据休眠可恢复的11T-SRAM单元电路、模块

    公开(公告)号:CN115995251A

    公开(公告)日:2023-04-21

    申请号:CN202211658343.8

    申请日:2022-12-22

    Applicant: 安徽大学

    Abstract: 本发明涉及静态随机存储器技术领域,更具体的,涉及一种低功耗数据休眠可恢复的11T‑SRAM单元电路,以及采用该种电路布局的模块。本发明的11T‑SRAM单元电路中N1、N2、P4、P5构成反馈支路,利用存储节点QB点的存储数据,通过N2或P4,使N1或P5关闭,使本单元电路进入休眠状态。本发明利用电路本身的存储数据“0”或“1”,通过反馈支路使N1或者P5处于关闭状态,从而切断单元电路和VDD或GND之间的连接,使电路进入休眠状态,降低了存储单元的静态功耗;并且休眠后的数据可通过信号的调整,使存储节点Q、QB的电平恢复到原来状态,不会造成功能性错误。

    一种基于策略迭代的贝尔曼方程的硬件实现方法

    公开(公告)号:CN115983358A

    公开(公告)日:2023-04-18

    申请号:CN202310055769.2

    申请日:2023-01-18

    Applicant: 安徽大学

    Abstract: 本发明公开了一种基于策略迭代的贝尔曼方程的硬件实现方法,首先输入奖励值到贝尔曼期望方程电路中,求出该奖励值的策略价值;将得到的策略价值输入贝尔曼最优方程电路进行策略迭代求解,求出最优价值;将得到的最优价值映射到由忆阻器阵列组成的策略图谱中,完成每一个状态的最优价值求解,并根据最优价值的大小决定每一个状态的移动方向,达到利用硬件加速贝尔曼方程求解最优价值的目的。该方法能够使用忆阻器阵列乘加的方式将贝尔曼方程硬件化,从而对强化学习硬件系统性能有很大的优化作用。

    一种优化电导漂移的推理映射方案

    公开(公告)号:CN115456153A

    公开(公告)日:2022-12-09

    申请号:CN202211010160.5

    申请日:2022-08-23

    Applicant: 安徽大学

    Abstract: 本发明属于电导漂移技术领域,具体涉及一种优化电导漂移的推理映射方案包括以下步骤:S1:根据电导漂移模型,对于实际的器件电导漂移数据进行拟合,得出模型参数;S2:对输入数据与权值分别进行放缩,作为权值输入电压V0与目的映射电导C;S3:将输入信号经过S2步骤处理为权值输入电压V0,并乘上一个衰减因子,得到最终输入电压V,然后经过外围板卡电路映射到忆阻器阵列中,与传统的方法相比,本专利提出的方案解决了电导漂移问题,通过对输入信号乘上一个补偿因子的独特机制优化了系统的性能,电导漂移的补偿可以直接由输入信号来提供,降低的硬件网络实现的难度,使用本方案的系统在训练了20次后可达到96%的准确率,相比传统方案的准确率提升了10%。

    一种分压型RRAM阵列结构
    50.
    发明公开

    公开(公告)号:CN115249492A

    公开(公告)日:2022-10-28

    申请号:CN202210851664.3

    申请日:2022-07-20

    Applicant: 安徽大学

    Abstract: 本发明公开了一种分压型RRAM阵列结构,包括1T1R单元和另一个1T单元,1T指的是MOS管,1R指的是RRAM单元,MOS管与RRAM单元相连,组成1T1R单元;多个1T1R单元并联形成1T1R阵列;另一个1T单元为MOS管,该MOS管的一端与所述1T1R单元中的SL端相连,另一端连接一个高电平VHI;通过将另一个1T单元的N个MOS管的电阻R进行并联,形成RN,这种由1T1R阵列和另一个1T单元组成的结构,称之为伪1T1R的RRAM阵列结构。上述结构可以在实现分压型RRAM阵列的情况下有效减少阵列面积,充分利用阵列资源,同时引入栅压传感方案减小读干扰。

Patent Agency Ranking