-
公开(公告)号：CN113889436A
公开(公告)日：2022-01-04
申请号：CN202111070720.1
申请日：2021-09-13
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
IPC: H01L21/8234 , H01L27/088 , H01L29/423
Abstract: 本发明提供了一种环栅结构源漏的外延制备方法以及环栅结构，其中的方法包括：提供一衬底，在所述衬底上形成多个鳍片，沿沟道方向，相邻的两个鳍片之间具有凹槽；在所述衬底上淀积非晶硅层；对所述非晶硅层进行退火，以使所述非晶硅层结晶形成单晶硅层；以所述单晶硅层的表面为起始表面，外延生长锗硅材料，形成锗硅体层；在所述锗硅体层形成环栅结构的源/漏区；通过在凹槽淀积非晶硅层，然后将非晶硅层经过退火处理结晶成单晶硅层，以单晶硅层为起始表面生长锗硅体层的方法，能够制备出无位错高质量的硅锗体层，为沟道提供足够的应力，提升环栅器件的空穴迁移率，进而提高环栅器件的开启电流。
-
公开(公告)号：CN113284806A
公开(公告)日：2021-08-20
申请号：CN202110538164.X
申请日：2021-05-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/08
Abstract: 本发明提供了一种环栅器件及其源漏制备方法、器件制备方法、电子设备，其中，环栅器件的源漏制备方法，包括：在基底上形成鳍片，以及横跨所述鳍片的伪栅极单元，所述鳍片包括交替层叠的预备沟道层与预备牺牲层；所述伪栅极单元的数量为多个，多个所述伪栅极单元沿所述预备沟道层的沟道方向依次分布；刻蚀掉相邻两个伪栅极单元之间的预备牺牲层部分；对相邻两个伪栅极单元之间的预备沟道层部分进行刻蚀减薄，并保留部分沟道层材料作为种子层；基于所述种子层，外延源漏的锗硅体层，并在所述锗硅体层形成源极与漏极。
-
公开(公告)号：CN102832198A
公开(公告)日：2012-12-19
申请号：CN201210360376.4
申请日：2012-09-25
Applicant: 复旦大学
IPC: H01L23/532 , H01L21/768
Abstract: 本发明属于半导体集成电路制造技术领域，具体为铜互连结构及其制备方法。本发明以现有铜互连结构为基础，采用Co-Ru层材料作为铜互连结构的籽晶层。本发明用等离子原子层淀积方法在铜互连的沟槽和通孔结构中来生长的Co-Ru材料籽晶层，淀积的薄膜能够具有良好的粘附性。此外，通过调节Co-Ru材料籽晶层中的Co和Ru比例，可以获得较佳的粘附特性。本发明的优点是可以提电镀铜与籽晶层的粘附特性性，并保持其在集成电路铜互连应用中的可靠性，为22nm及其以下工艺技术节点提供了一种理想的互连工艺技术解决方案。
-
公开(公告)号：CN115020407B
公开(公告)日：2025-04-25
申请号：CN202210751556.9
申请日：2022-06-29
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
Abstract: 本发明提供了一种用于GAA器件的沟道结构，包括：衬底；形成于所述衬底上的第一区域的第一应力结构层；以及沟道叠层；所述沟道叠层形成于所述第一应力结构层和所述衬底的第二区域上；其中，所述第一区域为用于形成NMOS器件的区域，所述第二区域为用于形成PMOS器件的区域；所述第一应力结构层用于提供第一区域的所述沟道叠层所需的应力。解决了NMOS器件的区域的源区和漏区难以提供沟道叠层所需的高应力的问题，实现了NMOS器件的区域的应力提供的成功率提高的效果。
-
公开(公告)号：CN114914159B
公开(公告)日：2024-05-28
申请号：CN202210680810.0
申请日：2022-06-16
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
IPC: H01L21/336 , H01L21/8234 , H01L29/78
Abstract: 本发明提供了一种GAA晶体管制备方法，包括：在衬底上形成沿第一方向排列的若干鳍结构；在每个鳍结构上形成沿第二方向排列的若干假栅，且每个假栅横跨对应的所述鳍结构；对鳍结构进行离子注入以形成掺杂区域；形成内隔离层；刻蚀鳍结构形成源漏空腔；在源漏空腔中形成源区和/或漏区；形成层间介质层；去除所述假栅，形成假栅空腔；刻蚀未掺杂区域的所述牺牲层以释放沟道层，形成沟道空腔；对剩余的掺杂区域的牺牲层进行氧化，以形成侧墙；形成电介质层和金属栅层；沉积刻蚀阻挡层并形成器件接触。本技术方案不仅克服了必须在释放沟道层之前制作侧墙的工序限制，还解决了侧墙形貌不可控的问题，实现了制作较理想的侧墙的形貌的效果。
-
Patent Agency Ranking
公开(公告)号：CN113394295B
公开(公告)日：2023-12-19
申请号：CN202110650073.5
申请日：2021-06-10
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
IPC: H01L29/78 , H01L29/423
Abstract: 本发明提供了一种用于P型环栅器件的堆叠结构及增强P型环栅器件的沟道应力的方法，通过将堆叠件的牺牲层与沟道层材料的晶格常数设置成牺牲层材料的晶格常数小于沟道层的材料的晶格常数，并且沟道层的材料的晶格常数等于底层结构的材料的晶格常数；以使得初始状态下，沟道层无应变，牺牲层具有初始的张应变；当牺牲层发生弛豫时，沟道层受到牺牲层因弛豫而诱导的压应变，从而巧妙地利用牺牲层来增强P型环栅器件的沟道层应力，从而提高P型环栅器件的空穴迁移率。
-
公开(公告)号：CN116314315A
公开(公告)日：2023-06-23
申请号：CN202310211021.7
申请日：2023-03-07
Applicant: 复旦大学
IPC: H01L29/778 , H01L21/335 , H01L29/06
Abstract: 本发明提供了一种基于GaN衬底的pGaN增强型HEMT器件结构及其制备方法，该器件结构包括：衬底结构，所述衬底结构包括第一衬底以及沿远离所述第一衬底的方向上依次形成于所述第一衬底上的缓冲层、GaN层；肖特基势垒二极管，所述肖特基势垒二极管包括形成于所述GaN层内的p+掺杂区和形成于所述p+掺杂区内的n+掺杂区，所述p+掺杂区与所述n+掺杂区接触形成PN结以构成所述肖特基势垒二极管；隔离层，形成于所述GaN层上，且覆盖所述p+掺杂区与所述n+掺杂区；pGaN增强型HEMT器件，形成于部分所述隔离层上；其中，所述p+掺杂区及所述n+掺杂区分别与阳极及阴极电性连接，且所述阳极与所述pGaN增强型HEMT器件的源极电性连接；所述阴极与所述pGaN增强型HEMT器件的漏极电性连接。
-
公开(公告)号：CN115548094A
公开(公告)日：2022-12-30
申请号：CN202211255239.4
申请日：2022-10-13
Applicant: 复旦大学
IPC: H01L29/06 , H01L29/20 , H01L21/335 , H01L29/778
Abstract: 本发明提供了一种增强型氮化镓晶体管，该晶体管包括：衬底，以及沿远离所述衬底方向形成于所述衬底上的成核层、缓冲层、沟道层、势垒层以及p‑GaN层；其中，所述p‑GaN层包括第一p‑GaN层以及第二p‑GaN层；所述第一p‑GaN层形成于栅极区域；所述第二p‑GaN层形成于非栅极区域；源极、漏极以及栅极，所述源极、所述栅极以及所述漏极分别形成于所述p‑GaN层上的源区、所述栅极区域以及漏区；所述栅极包括所述第一p‑GaN层以及形成于所述第一p‑GaN层顶端的栅金属层；以及钝化层，其中，所述第一p‑GaN层包括钝化了的Mg离子；以使得所述栅极在零栅压时不导通。该技术方案解决了如何避免第一p‑GaN层的刻蚀损伤的问题。
-
公开(公告)号：CN115547830A
公开(公告)日：2022-12-30
申请号：CN202211255255.3
申请日：2022-10-13
Applicant: 复旦大学
IPC: H01L21/335 , H01L29/06 , H01L29/20 , H01L29/778 , H01L27/085
Abstract: 本发明提供了一种氮化镓集成电路的制作方法，该方法包括：提供一衬底；在衬底上沿远离所述衬底的方向依次形成沟道层和势垒层；在势垒层表面沉积硬掩模；刻蚀硬掩模以在硬掩模上形成开孔；在开孔内外延p‑GaN层；在势垒层表面分别沉积金属材料并退火以形成源极和漏极；形成p‑GaN栅极；在p‑GaN栅极的顶端沉积钝化层；形成源极金属互连层与金属场板；源极金属互连层形成于源极的顶端，金属场板形成于p‑GaN栅极的顶端的钝化层的表面；金属场板与源极金属互连层连接；形成漏极金属互连层与栅极金属互连层。本发明提供的技术方案，通过选取外延p‑GaN的方法，有效避免了p‑GaN层的刻蚀工艺导致器件损伤的问题，实现了提升器件输出电流、降低动态导通电阻及提高功率管及栅驱动单元的可靠性的效果。
-
公开(公告)号：CN115132912A
公开(公告)日：2022-09-30
申请号：CN202210879903.6
申请日：2022-07-25
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
Abstract: 本发明提供了一种约瑟夫森结金属层镀膜方法。该方法包括以下步骤：将待镀膜对象移动至工艺腔内；将工艺腔的温度调整至第一温度，对对象进行镀膜；将工艺腔的温度调整至第二温度，并在工艺腔内对对象进行退火，第二温度大于第一温度。本发明的约瑟夫森结金属层镀膜方法通过在第一温度的环境下对对象进行金属层的沉积镀膜，同时通过比第一温度高的第二温度、并在进行沉积的工艺腔内对沉积后的对象进行退火，即对对象进行原位退火，无需移动对象的位置，能够抑制丘状结构的形成和减少球状结构的体积，且能够改善形成的薄膜表面的纹理结构，降低薄膜的方块电阻，达到提升均匀度、降低粗糙度的目的。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.026 seconds)
