-
公开(公告)号：CN111128736A
公开(公告)日：2020-05-08
申请号：CN201911031414.X
申请日：2019-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 一种半导体元件的制造方法及其元件。半导体元件的制造方法包括：形成鳍结构，具有下鳍结构和设置在下鳍结构上的上鳍结构。上鳍结构包括交替堆叠的多个第一半导体层和多个第二半导体层。第一半导体层被部分地蚀刻以减少第一半导体层的宽度。形成氧化物层在上鳍结构上。形成牺牲栅极结构在具有氧化物层的上鳍结构上。形成源极/漏极磊晶层在鳍结构的源极/漏极区域上。去除牺牲栅极结构以形成栅极空间。去除氧化物层以暴露栅极空间中的第二半导体层。形成栅极结构在栅极空间中的第二半导体层的周围。
-
公开(公告)号：CN109427588A
公开(公告)日：2019-03-05
申请号：CN201810239025.5
申请日：2018-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/335 , H01L29/78 , H01L29/775 , H01L29/06
Abstract: 在制造半导体器件的方法中，形成鳍结构，其中第一半导体层和第二半导体层交替堆叠。在鳍结构上方形成牺牲栅极结构。蚀刻未由牺牲栅极结构覆盖的鳍结构的源极/漏极区域处的第一半导体层、第二半导体层和鳍结构的上部。在鳍结构的蚀刻的上部上方形成介电层。形成源极/漏极外延层。源极/漏极外延层连接至第二半导体层的端部，并且源极/漏极外延层的底部通过介电层与鳍结构分隔开。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN119230596A
公开(公告)日：2024-12-31
申请号：CN202411242715.8
申请日：2024-09-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L27/088 , H01L21/8234
Abstract: 提供了半导体结构及其形成方法。半导体结构包括：半导体衬底；多个晶体管，设置在半导体衬底上，并且包括沿着第一方向纵向延伸的多个栅极结构；金属化层，设置在多个晶体管上方，金属化层包括多个金属层和多个接触通孔；介电层，位于金属化层上方；多个介电鳍部，沿着第一方向平行延伸，并且设置在介电层上方；半导体层，共形地设置在多个介电鳍部上方；源极接触件和漏极接触件，直接设置在半导体层上方；以及栅极结构，设置在半导体层上方，并且位于源极接触件和漏极接触件之间。
-
公开(公告)号：CN111261661B
公开(公告)日：2023-05-26
申请号：CN201911200857.7
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体器件包括：逻辑电路，包括设置在衬底上方的晶体管；多层，每个层包括分别设置在逻辑电路上方的金属布线层和层间介电层；以及存储器阵列。金属布线的多层以更靠近衬底的顺序包括第一层、第二层、第三层和第四层，并且存储器阵列包括设置在第三层中的下部多层。本发明的实施例还涉及半导体器件的制造方法。
-
公开(公告)号：CN111128736B
公开(公告)日：2023-04-11
申请号：CN201911031414.X
申请日：2019-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 一种半导体元件的制造方法及其元件。半导体元件的制造方法包括：形成鳍结构，具有下鳍结构和设置在下鳍结构上的上鳍结构。上鳍结构包括交替堆叠的多个第一半导体层和多个第二半导体层。第一半导体层被部分地蚀刻以减少第一半导体层的宽度。形成氧化物层在上鳍结构上。形成牺牲栅极结构在具有氧化物层的上鳍结构上。形成源极/漏极磊晶层在鳍结构的源极/漏极区域上。去除牺牲栅极结构以形成栅极空间。去除氧化物层以暴露栅极空间中的第二半导体层。形成栅极结构在栅极空间中的第二半导体层的周围。
-
Patent Agency Ranking
公开(公告)号：CN110649095B
公开(公告)日：2023-04-11
申请号：CN201910354387.3
申请日：2019-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/775 , H01L29/786 , H01L21/335 , H01L21/336 , B82Y10/00
Abstract: 本揭露是有关于一种半导体装置，即纳米线场效晶体管装置包含配置为半导体主体的纳米线条带的垂直堆叠。一个或多个顶部纳米线条带凹陷且较堆叠于下方的其余纳米线条带短。内间隔物均匀地形成于凹陷的纳米线条带及其余的纳米线条带附近。源极/漏极结构形成于内间隔物的外部，且栅极结构形成于内间隔物的内部，其中内间隔物围绕纳米线条带。
-
公开(公告)号：CN110783200B
公开(公告)日：2023-03-10
申请号：CN201910675829.4
申请日：2019-07-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/423 , H01L29/167
Abstract: 本揭示是关于半导体元件及其制造方法。在制造半导体元件的方法中，鳍结构形成于底部鳍结构上方，其中鳍结构为交替堆叠第一半导体层及第二半导体层。具有侧壁间隔物的牺牲栅极结构形成于鳍结构上方。去除未由牺牲栅极结构覆盖的鳍结构的源极/漏极区域。横向凹陷第二半导体层。介电内部间隔物形成在经凹陷第二半导体层的横向端部。横向凹陷第一半导体层。形成源极/漏极磊晶层以接触经凹陷第一半导体层的横向端部。去除第二半导体层，从而露出通道区域中的第一半导体层。围绕第一半导体层形成栅极结构。
-
公开(公告)号：CN114927520A
公开(公告)日：2022-08-19
申请号：CN202110766113.2
申请日：2021-07-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/108 , H01L27/11 , H01L27/1157 , H01L27/1159 , H01L27/22 , H01L27/24 , H01L21/8242 , H01L21/8244
Abstract: 一种存储器装置包括晶体管及存储单元。晶体管包括第一栅极电极、第二栅极电极、沟道层及栅极介电层。第二栅极电极位于第一栅极电极上。沟道层位于第一栅极电极与第二栅极电极之间。栅极介电层位于沟道层与第二栅极电极之间。存储单元夹置在第一栅极电极与沟道层之间。
-
公开(公告)号：CN114664760A
公开(公告)日：2022-06-24
申请号：CN202111021654.9
申请日：2021-09-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/367 , H01L23/373 , H01L29/10 , H01L29/78 , H01L21/336
Abstract: 本公开提供一种半导体器件及其制造方法。所述半导体器件包括设置在衬底上方的热传递层、沟道材料层、栅极结构以及源极及漏极端子。沟道材料层具有第一表面及与所述第一表面相对的第二表面，且设置在热传递层上，其中第一表面与热传递层接触。栅极结构设置在沟道材料层上方。源极及漏极端子与沟道材料层接触且位于栅极结构的相对的两侧处。通过设于衬底与沟道材料层之间的热传递层的热传导，可以增强器件的散热能力而改善器件性能。
-
公开(公告)号：CN109427901B
公开(公告)日：2022-03-22
申请号：CN201810614091.6
申请日：2018-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 在衬底的第一区域和第二区域中形成纳米线器件和鳍器件。为了形成器件，形成第一材料和第二材料的交替层，邻近于第一材料层形成内部间隔件，并且之后去除第一材料层以形成纳米线而不去除第二区域内的第一材料层。在第一区域和第二区域内形成栅极电介质和栅电极的栅极结构以在第一区域中形成纳米线器件并且在第二区域中形成鳍器件。本发明实施例涉及半导体器件和方法。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.035 seconds)
