用于对缺陷单元地址编程的缺陷单元地址编程电路和方法

    公开(公告)号:CN100421175C

    公开(公告)日:2008-09-24

    申请号:CN03119863.5

    申请日:2003-02-04

    CPC classification number: G11C29/785 G11C29/72 G11C2029/1208

    Abstract: 一种半导体存储器件以及其中可用的缺陷单元地址编程电路。已封装的半导体存储器件包括:存储单元阵列;多个冗余存储单元,用于修复缺陷存储单元;比较器,用于比较在测试已封装的半导体存储器件的测试过程中从存储单元输出的数据,并产生比较对应信号;模式设置寄存器,用于存储外部施加的缺陷单元地址编程控制信号;地址产生电路,用于产生内部地址;缺陷单元地址编程电路,当比较一致信号指示检测到缺陷存储单元时,锁存来自地址产生电路的内部地址,并且对缺陷单元地址编程;以及缺陷单元地址解码电路,用于当从地址产生电路输出的内部地址和从缺陷单元地址编程电路输出的缺陷单元地址相对应时,产生冗余存储单元选择信号。

    半导体器件
    46.
    发明授权

    公开(公告)号:CN112786584B

    公开(公告)日:2025-03-18

    申请号:CN202011208930.8

    申请日:2020-11-03

    Abstract: 半导体器件包括:标准单元,设置在与衬底的上表面平行的第一方向和与第一方向交叉的第二方向上,每个标准单元包括有源区域、设置为与有源区域交叉的栅极结构、在栅极结构两侧在有源区域上的源极/漏极区域、以及电连接到有源区域和栅极结构的第一互连线;填充单元,设置在标准单元的至少部分之间,每个填充单元包括填充有源区域和设置为与填充有源区域交叉的填充栅极结构;以及布线结构,设置在标准单元和填充单元上,并且包括第二互连线,第二互连线将不同标准单元的第一互连线彼此电连接,其中第二互连线包括具有第一宽度的第一线和具有大于第一宽度的第二宽度的第二线。

    半导体器件
    48.
    发明公开

    公开(公告)号:CN112786584A

    公开(公告)日:2021-05-11

    申请号:CN202011208930.8

    申请日:2020-11-03

    Abstract: 半导体器件包括:标准单元,设置在与衬底的上表面平行的第一方向和与第一方向交叉的第二方向上,每个标准单元包括有源区域、设置为与有源区域交叉的栅极结构、在栅极结构两侧在有源区域上的源极/漏极区域、以及电连接到有源区域和栅极结构的第一互连线;填充单元,设置在标准单元的至少部分之间,每个填充单元包括填充有源区域和设置为与填充有源区域交叉的填充栅极结构;以及布线结构,设置在标准单元和填充单元上,并且包括第二互连线,第二互连线将不同标准单元的第一互连线彼此电连接,其中第二互连线包括具有第一宽度的第一线和具有大于第一宽度的第二宽度的第二线。

Patent Agency Ranking