公开(公告)号：CN108108121B

公开(公告)日：2022-02-25

申请号：CN201710565054.6

申请日：2017-07-12

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  边大锡 ,  尹治元 ,  申海淑

IPC: G06F3/06 ,  G06F12/02

公开(公告)号：CN113889169A

公开(公告)日：2022-01-04

申请号：CN202110742339.9

申请日：2021-07-01

Applicant: 三星电子株式会社

Inventor： 金真怜 ,  朴世桓 ,  朴一汉 ,  南尚完

IPC: G11C16/26 ,  G11C7/10

Abstract: 一种控制器包括：控制引脚，用于向非易失性存储器提供控制信号；缓冲存储器，被配置为存储第一至第三表格；以及纠错码(ECC)电路，被配置为纠正根据第一读取命令从非易失性存储器中读取的第一数据中的错误，其中，第一表格存储第一偏移信息、第二表格存储第二偏移信息，并且第三表格存储第三偏移信息，其中，第三偏移信息与历史读取电平相对应并且通过第一和第二偏移信息来确定，并且当第一数据的错误不可纠正时，由非易失性存储器根据第二读取命令来执行片上谷搜索操作，根据特定命令来接收片上谷搜索操作的检测信息，并且生成与检测信息相对应的第二偏移信息。

公开(公告)号：CN112582006A

公开(公告)日：2021-03-30

申请号：CN202010574057.8

申请日：2020-06-22

Applicant: 三星电子株式会社

Inventor： 崔容赫 ,  南尚完 ,  柳载悳 ,  朴相元 ,  任琫淳

IPC: G11C16/08 ,  G06F12/0882

Abstract: 提供了一种非易失性存储器装置，所述非易失性存储器装置包括第一半导体层、第二半导体层和控制电路。存储器单元阵列包括在第一上基底上的第一垂直结构和在第二上基底上的第二垂直结构，第一垂直结构包括第一子块，第二垂直结构包括第二子块。第二半导体层包括包含地址解码器和页缓冲器电路的下基底。第一垂直结构包括设置有一个或多个通孔的第一过孔区域，通孔穿过第一垂直结构。第一子块被布置在第一过孔区域之间，第二子块被布置在第二过孔区域之间。控制电路基于存储器块是否靠近第一过孔区域将存储器块分组为多个组，并且执行地址重映射。

公开(公告)号：CN112309475A

公开(公告)日：2021-02-02

申请号：CN202010533633.4

申请日：2020-06-12

Applicant: 三星电子株式会社

Inventor： 申芝渊 ,  南尚完 ,  朴相元

IPC: G11C16/20 ,  G11C16/04 ,  G06F12/0882 ,  G06F3/06

Abstract: 本发明涉及一种非易失性存储器设备和控制其初始化方法。一种方法包括：执行第一感测操作，以感测存储在第一存储器面的第一存储器单元中的写入设置数据，并将第一读取设置数据存储在第一存储器面的第一页缓冲器电路中；执行第二感测操作，以感测存储在第二存储器面的第二存储器单元中的写入设置数据，并将第二读取设置数据存储在第二存储器面的第二页缓冲器电路中；以及执行转储操作，以基于第一读取设置数据和第二读取设置数据将与写入设置数据对应的恢复设置数据存储在缓冲器中。

公开(公告)号：CN107393589B

公开(公告)日：2020-05-12

申请号：CN201710611578.4

申请日：2014-05-09

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  朴起台

IPC: G11C16/04 ,  G11C16/16 ,  G11C16/34

Abstract: 本发明涉及一种具有不同的伪字线的三维快闪存储器件和数据储存设备。一种三维(3D)快闪存储器，包括：被布置在地选择线和最低主字线之间的第一伪字线，以及被布置在串选择线和最高主字线之间的具有不同的字线配置的第二伪字线。

公开(公告)号：CN111106120A

公开(公告)日：2020-05-05

申请号：CN201910902588.2

申请日：2019-09-24

Applicant: 三星电子株式会社

Inventor： 朴相元 ,  南尚完 ,  任琫淳

IPC: H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582 ,  G11C16/04

Abstract: 提供了存储器件、垂直NAND闪速存储器件及固态硬盘。一种非易失性存储器件，包括半导体衬底，所述半导体衬底包括页面缓冲区域、存储单元阵列、位线、第一垂直导电路径和第二垂直导电路径。所述存储单元阵列形成在所述半导体衬底上方的存储单元区域中，并且包括存储单元。所述位线在所述存储单元阵列上方沿列方向延伸。每一条位线被切割成一个第一位线段和一个第二位线段。所述第一垂直导电路径沿垂直方向延伸并且穿透所述存储单元区域的列方向中心区域。所述第一垂直导电路径连接所述第一位线段和所述页面缓冲区域。所述第二垂直导电路径沿所述垂直方向延伸并且穿透所述列方向中心区域。所述第二垂直导电路径连接所述第二位线段和所述页面缓冲区域。

公开(公告)号：CN104103318B

公开(公告)日：2019-11-05

申请号：CN201410148555.0

申请日：2014-04-14

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  朴起台

IPC: G11C16/34

Abstract: 在一个实施例中，方法包括，在存储控制器处，基于存储器的块的编程/擦除周期计数来确定存储器的所选择的页的状况。存储器的块包括所选择的页。编程/擦除周期计数指示所述块已经被擦除的次数。状况是从多个状况状态中选择的。状况状态包括正常状态、弱状态和坏状态。

公开(公告)号：CN104252880B

公开(公告)日：2019-09-10

申请号：CN201410301698.0

申请日：2014-06-27

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  朴起台 ,  朴贤郁 ,  李栽均

IPC: G11C16/06 ,  G11C16/28

Abstract: 一种读取非易失性存储器设备的方法，包括：向非易失性存储器设备的被选字线施加读取电压；向非易失性存储器设备的未被选字线施加读取通过电压；感测连接到被选字线的存储单元的状态；以及在感测之后向被选字线施加读取通过电压。

公开(公告)号：CN110070900A

公开(公告)日：2019-07-30

申请号：CN201910348259.8

申请日：2014-05-09

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  朴起台

IPC: G11C16/04 ,  G11C16/16 ,  G11C16/34

Abstract: 本发明涉及一种具有不同的伪字线的三维快闪存储器件和数据储存设备。一种三维(3D)快闪存储器，包括：被布置在地选择线和最低主字线之间的第一伪字线，以及被布置在串选择线和最高主字线之间的具有不同的字线配置的第二伪字线。

公开(公告)号：CN104143358B

公开(公告)日：2019-07-12

申请号：CN201410195246.9

申请日：2014-05-09

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  朴起台

IPC: G11C16/10 ,  G11C16/24

CPC classification number: G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/16 ,  G11C16/3427

Abstract: 本发明涉及一种具有不同的伪字线的三维快闪存储器件和数据储存设备。一种三维(3D)快闪存储器，包括：被布置在地选择线和最低主字线之间的第一伪字线，以及被布置在串选择线和最高主字线之间的具有不同的字线配置的第二伪字线。