-
公开(公告)号：CN1039061C
公开(公告)日：1998-07-08
申请号：CN93114495.7
申请日：1989-03-16
Applicant: 得克萨斯仪器公司
Inventor： 拉里J·霍恩贝克
IPC: G02F1/00
CPC classification number: G09F9/372 , G02B26/0841
Abstract: 本发明提供一种空间光调制器的象素的复位方法。在一种有“软着陆”电极的空间光调制器中，存在着偏转片附着在着陆电极上的可能。本发明提供的方法包括(1)施加一个电压以存储能量于偏转片的铰链里，然后(2)去除电压以释放所存储的能量。
-
公开(公告)号：CN1034533C
公开(公告)日：1997-04-09
申请号：CN89103683.0
申请日：1986-04-30
Applicant: 得克萨斯仪器公司
Inventor： 罗杰·A·纳肯 , 汤姆士·C·哈罗伟 , 汤姆士·E·塔 , 魏切常 , 蒙蒂·A·道格拉斯 , 里拉·雷海特 , 里查德·A·查普曼 , 戴维·A·比尔 , 罗伯特·格罗夫III
Abstract: 在氮气氛中对暴露的壕和栅极区作自对准硅化时全面形成导电的氮化钛层。对该层制作图形以提供有数量级为每方10欧姆的薄膜电阻的局部互连并允许接触与壕边界有偏差。因局部互连层能从壕向上叠加到场氧化物以对接触孔提供底部接触和扩散阻挡层，该孔在以后被穿蚀过层间氧化物。局部互连可实现隐埋接触所能实现的全部及其它功能。在提供快速紧凑的SRAM单元和含有亚微米的、不带有隐埋构造的P-沟道器件的CMOS方面有优越性。
-
公开(公告)号：CN1030593C
公开(公告)日：1995-12-27
申请号：CN89108268.9
申请日：1987-03-31
Applicant: 得克萨斯仪器公司
Inventor： 凯利帕特纳姆·维维克·罗 , 吉姆斯·L·佩塔森
IPC: H01L27/04 , H01L29/788 , H01L21/82
Abstract: 一种得到非常平滑的多晶硅1层/层间绝缘层/多晶硅2层的界面，本质上，多晶硅1层18是无定形相的LPCVD的沉积层和用注入掺杂的，这以后沉积一种适当的绝缘层20，接着多晶硅1层18在约1000℃温度下重结晶，然后，用LPCVD沉积多晶硅2层和在950℃温度下掺入POCl3，得到的多晶硅2/层间绝缘层/多晶硅1界面是一种原子范围的非常平滑的界面，甚至在其它器件制造的热循环以后也是如此，并且相信将导至优良的漏泄特性。
-
公开(公告)号：CN1015037B
公开(公告)日：1991-12-04
申请号：CN88100546
申请日：1988-01-30
Applicant: 得克萨斯仪器公司
CPC classification number: H01L21/8249
Abstract: 同时制作双极型和CMOS晶体管的集成工艺。掩膜、图形制作和注入被一体化以减少复杂性，结合步骤形成PMOS和NMOS栅极导体和双极型发射极结构的分层多晶硅步骤。多晶硅被重掺杂以形成MOS晶体管栅极和另一高杂质浓度的区域，该区域嗣后被扩散至双极型基区。对双极型晶体管的集电极、基极、发射极和MOS晶体管的栅极、源极、漏极用横向延伸的接触条带可制作面积小性能高的晶体管。对电极金属化图形对准的要求可降低。
-
公开(公告)号：CN1013160B
公开(公告)日：1991-07-10
申请号：CN87104640
申请日：1987-07-03
Applicant: 得克萨斯仪器公司
IPC: H01L21/76 , H01L21/74 , H01L21/314 , H01L21/471
CPC classification number: H01L21/76229 , H01L21/76235 , Y10S148/05
Abstract: 一种通过提供几乎平滑的表面而避免由应力引起的缺陷的多凹槽隔离工艺。在硅基片10上形成图案并蚀刻之，产生有源壕状区18和凹槽(20a-b和21a-b)。使用LOCOS方法在宽凹槽区21内生长场氧化物40，从而用氧化物将凹槽填上，并在窄凹槽区20内沉积上平整的场氧化物44。当将结构进行蚀刻得到一平整的表面后，使用标准步骤制备有源器件，该方法只使用一个光刻掩蔽步骤，使电有源区的宽度损失量极小。
-
Patent Agency Ranking
公开(公告)号：CN1011369B
公开(公告)日：1991-01-23
申请号：CN88101174
申请日：1988-03-01
Applicant: 得克萨斯仪器公司
IPC: H01L21/76 , H01L21/82 , H01L27/108 , G11C11/401
CPC classification number: H01L27/10864 , H01L21/2254 , H01L27/10841
Abstract: 在半导体基片20内形成一条沟槽，该沟槽内填入多晶硅以形成存储电容器的一个极板34，基片20用作该电容器的另一极板，沟槽的其余部分随后填有二氧化硅38，随后在二氧化硅上蚀刻图形，露出一部分侧壁直至多晶硅电容器极板，随后在多晶硅电容器极板和该基片之间形成接触50，通过氧化形成栅极绝缘体，漏极在与沟槽开口相邻的沟槽表面形成，随后在沟槽开孔部分内形成导电材料54，把存储电容器之一连接至漏极区24，由此形成一个晶体管。
-
公开(公告)号：CN1006271B
公开(公告)日：1989-12-27
申请号：CN85109172
申请日：1985-12-11
Applicant: 得克萨斯仪器公司
Inventor： 博比·D·斯特朗 , 罗伯特·C·马丁 , 凯维恩·M·欧文斯 , 詹姆士·F·萨尔茨曼
IPC: H03K19/01
CPC classification number: H03K19/088 , H03K19/0136 , H03K19/0826
Abstract: 一种TTL型门高到低跃变加速电路，其中输入晶体管[14]随着在端点[10]的输入电压的跃变可在高及低阻抗状态变化。输出晶体管[16]耦合到输入晶体管[14]并随着在端点〔10〕处的输入跃变而改变阻抗状态。包括加速晶体管〔44〕的电路耦合在输入晶体管[14]及输出晶体管[16]之间，以便将附加电流加到输出晶体管[16]以加速阻抗状态的变化。该电路将附加电流加给输出晶体管[16]直到在端点[18]处的输出电压下降到低于输出晶体管[16]的基极一发射极电压的两倍时为止。
-
公开(公告)号：CN88100546A
公开(公告)日：1988-08-10
申请号：CN88100546
申请日：1988-01-30
Applicant: 得克萨斯仪器公司
IPC: H01L21/82
CPC classification number: H01L21/8249
Abstract: 同时制作双极型和CMOS晶体管的集成工艺。掩膜、图形制作和注入被一体化以减少复杂性，结合步骤形成PMOS和NMOS栅极导体和双极型发射极结构的分层多晶硅步骤。多晶硅被重掺杂以形成MOS晶体管栅极和另一高杂质浓度的区域，该区域嗣后被扩散至双极型基区。对双极型晶体管的集电极、基极、发射极和MOS晶体管的栅极、源极、漏极用横向延伸的接触条带可制作面积小性能高的晶体管。对电极金属化图形对准的要求可降低。
-
公开(公告)号：CN85103830A
公开(公告)日：1986-11-05
申请号：CN85103830
申请日：1985-05-11
Applicant: 得克萨斯仪器公司
Abstract: 动态单晶体管读/写存储单元采用槽式电容器，以增加电荷存储量。槽蚀刻在与N+位线相似的扩散N+电容器层的硅片表面上，然后在位线和电容器层上生长一层厚的氧化膜，而不是在槽中；在达到最大槽深的最终蚀刻之前，利用在部分蚀刻之后随之再生长一层氧化膜的方法来减小掏蚀的影响。电容器的阳(板)极是扩展到槽中，并在硅条的整个表面上构成场极电极隔层的一层多晶硅。难熔金属字线在多晶硅场极电极中的孔上构成存取晶体管的栅。
-
公开(公告)号：CN85109185A
公开(公告)日：1986-10-22
申请号：CN85109185
申请日：1985-12-18
Applicant: 得克萨斯仪器公司
Inventor： 凯文·M·欧文
IPC: H03K19/01
CPC classification number: H03K19/088 , H03K19/0136
Abstract: 本跃变加速电路包括：一输入晶体管接受可变输入电压，一输出晶体管接在输入晶体管上接受接通电流，第一二极管在负极与输入晶体管集电极相连，电阻接在二极管正极和输出端间，加速晶体管发射极与输入晶体管集电极相连以使经输入晶体管向输出晶体管提供加速电流，第二二极管接在加速晶体管基极和第一二极管与电阻的连接点之间。输出端电压降到由电阻值决定的电压电平时，加速电流终止。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.026 seconds)
