公开(公告)号：CN100483629C

公开(公告)日：2009-04-29

申请号：CN200510064836.9

申请日：2005-04-06

Applicant: 尔必达存储器股份有限公司

Inventor： 道又重臣 ,  永井亮 ,  山田悟 ,  中村吉孝 ,  中邑良一

IPC: H01L21/265 ,  H01L21/26 ,  H01L21/3205

CPC classification number: H01L21/28518 ,  H01L21/743 ,  H01L21/76805 ,  H01L21/76814 ,  H01L29/78

Abstract: 一种方法包括以下步骤：将硼注入硅衬底中的表面区域，以形成p+扩散区域；在p+扩散区域的表面注入铟，以形成铟注入层；在铟注入层上形成接触金属层；和使包括铟注入层的硅衬底中的硅与接触金属层中的金属反应，以形成硅化钛层。

公开(公告)号：CN100470667C

公开(公告)日：2009-03-18

申请号：CN200510006146.8

申请日：2005-01-31

Applicant: 尔必达存储器股份有限公司

Inventor： 利穗吉郎 ,  伊藤丰

IPC: G11C11/401 ,  G11C11/406

CPC classification number: G11C11/40626 ,  G06F11/1004 ,  G11C7/02 ,  G11C7/1006 ,  G11C7/20 ,  G11C11/406 ,  G11C11/40615 ,  G11C11/4072 ,  G11C11/4096 ,  G11C2207/104 ,  G11C2211/4061 ,  G11C2211/4062 ,  G11C2211/4067

Abstract: 本发明公开了一种动态型的半导体存储装置，其在通过降低待机时之电源电流而获得低功耗的同时，还抑制了芯片面积的增大。将与在正常操作时被访问之行地址对应的字线预先存储到RAM中，在进入自刷新时，对于从存储器单元数据中所读出的数据，用编码器附加检查位并写入到检查位区，该存储器单元与字线连接，该字线与在正常操作期间被访问的行地址相对应。作为电源接入后最初自刷新进入的初始化处理，进行字线单位之存储器单元的数据保持时间的检查，通过基于该检查结果来确定字线刷新周期的设定值并将该设定值写入到RAM来实现每个字线的刷新周期的设定。当通过刷新操作检测出错误时，用错误纠正电路纠正错误。

公开(公告)号：CN100466244C

公开(公告)日：2009-03-04

申请号：CN200710128824.7

申请日：2007-01-15

Applicant: 尔必达存储器股份有限公司 ,  NEC凸版电子基板株式会社

Inventor： 山口昌浩 ,  中村博文

IPC: H01L23/488 ,  H01L25/00 ,  H01L23/31 ,  H01L21/50 ,  H01L21/60

CPC classification number: H01L25/0657 ,  H01L23/5389 ,  H01L24/48 ,  H01L24/73 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 一种半导体封装包括：衬底，含有连接到多个外部电极的布线图案；一或多个半导体芯片，连接到布线图案并安装在衬底上；导电柱，连接到预定外部电极并在纵向方向上起着中继电极作用；和树脂密封层，用来整体密封半导体芯片和导电柱处于一种其中导电柱上部终端面被暴露的状态。

公开(公告)号：CN100448011C

公开(公告)日：2008-12-31

申请号：CN200410095994.6

申请日：2004-10-08

Applicant: 尔必达存储器股份有限公司

Inventor： 高井康浩

IPC: H01L27/115 ,  G11C17/16

CPC classification number: G11C29/027 ,  G11C17/16 ,  G11C17/18

Abstract: 一种反熔丝编程电路，包括多个反熔丝、用来从多个反熔丝中选择编程的反熔丝的第一晶体管、以及第二晶体管。用来选择反熔丝的选择信号施加在第一晶体管的栅极，以及第一电源连接在第一晶体管的源极。另外，第二电源连接在第二晶体管的漏极，第一晶体管的漏极连接第二晶体管的源极。最后，编程电压施加在反熔丝的一端，第一晶体管的漏极连接在反熔丝的另一端。

公开(公告)号：CN100447985C

公开(公告)日：2008-12-31

申请号：CN200610142834.1

申请日：2006-10-30

Applicant: 尔必达存储器股份有限公司

Inventor： 白竹茂

IPC: H01L21/8242 ,  H01L21/8234 ,  H01L27/108 ,  H01L27/088

CPC classification number: H01L27/10897 ,  H01L27/10876 ,  H01L27/10894

Abstract: 一种用于制造半导体器件的方法，由此当在相同的半导体衬底上形成两种晶体管时，在沟槽栅极晶体管和具有薄栅极绝缘膜的平面晶体管中均可获得高性能且简化了工艺。在其中由保护膜(12)覆盖外围电路区PE中的栅极绝缘膜(11s)的情况下，在存储单元区M中形成栅极沟槽(18)，其后在其中仍然由保护膜(12)覆盖外围电路区PE中的栅极绝缘膜(11s)的情况下，在栅极沟槽(18)的内壁上形成比栅极绝缘膜(11s)厚的栅极绝缘膜(19)。

公开(公告)号：CN100442478C

公开(公告)日：2008-12-10

申请号：CN200510076488.7

申请日：2005-06-16

Applicant: 尔必达存储器股份有限公司

Inventor： 小此木坚祐 ,  大汤静宪 ,  真锅和孝 ,  山田悟 ,  大桥拓夫

IPC: H01L21/8242

CPC classification number: H01L21/28518 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/28525 ,  H01L21/324 ,  H01L21/76877 ,  H01L27/10855 ,  H01L27/10873 ,  H01L27/10888 ,  H01L27/10894 ,  H01L29/66575

Abstract: 一种在硅衬底上制造DRAM器件的方法，包括：形成存储单元区域中的单元晶体管和外围电路区域中的其他晶体管；形成与单元晶体管的扩散区域相连的多晶硅插头和与其他晶体管的扩散区域相连的金属插头；在980到1020摄氏度的温度下进行处理；在700到850摄氏度的温度下进行处理，该处理的持续时间的范围是从1分钟到30分钟；将氟或氟化硼注入其他晶体管的扩散区域；以及在500到850摄氏度的温度下进行处理。

公开(公告)号：CN100437833C

公开(公告)日：2008-11-26

申请号：CN02142572.8

申请日：2002-08-03

Applicant: 尔必达存储器股份有限公司

Inventor： 松井义德

IPC: G11C29/00 ,  G11C11/34

CPC classification number: G11C29/12015 ,  G11C7/22 ,  G11C7/222 ,  G11C11/401 ,  G11C11/4076 ,  G11C29/028 ,  G11C29/50 ,  G11C29/50012 ,  G11C2207/2254

Abstract: 在具有一个存储控制器(20)和至少一个DRAM(30)的存储系统中，存储控制器(20)从DRAM(30)接收一个作为伪时钟信号的连续和交替的反相信号，并且根据该连续交替的反相信号和一个基准时钟信号产生一个用于DQ信号的内部接收时钟信号。然后，存储控制器(20)计算从发出OUT1指令给DRAM(30)的时刻起直到从DRAM(30)接收到一个作为的DQ数据信号的高电平数据信号为止的接收内部时钟的数目，并将该计算结果保持为延迟时钟的数目。因此，在发出该读取指令之后，经过等同于该延迟时钟的数目的时间之后，存储控制器(20)可以根据该内部接收时钟信号接收读出的数据(DQ信号)。

公开(公告)号：CN101276641A

公开(公告)日：2008-10-01

申请号：CN200810005561.5

申请日：2008-02-15

Applicant: 株式会社日立制作所 ,  尔必达存储器股份有限公司

Inventor： 竹村理一郎 ,  关口知纪 ,  秋山悟 ,  中谷浩晃 ,  中村正行

IPC: G11C11/4076

CPC classification number: G11C7/04 ,  G11C7/1066 ,  G11C7/1072 ,  G11C7/22 ,  G11C7/222 ,  G11C11/4076 ,  G11C2207/2272

Abstract: 本发明提供一种半导体存储器件，该半导体器件为了稳定地实现以所指定的延迟、外部时钟频率进行的动作，而与制造偏差、动作电压偏差、温度变化相对应地产生适当的内部定时信号。该半导体存储器件具有第一延迟电路块和第二延迟电路块，其中，上述第一延迟块用于产生要在由外部输入指令周期确定的列周期时间进行动作的电路块的定时信号，上述第二延迟电路块用于将整体的延迟量调节为由外部时钟和延迟确定的访问时间与列周期时间的差。这些延迟电路块按照列延迟、动作频率而将各延迟电路的延迟量调节为适当的值，并且与处理、动作电压的偏差、动作温度的变化对应地调节延迟量。

公开(公告)号：CN100421219C

公开(公告)日：2008-09-24

申请号：CN200610079496.1

申请日：2006-05-09

Applicant: 尔必达存储器股份有限公司

Inventor： 池田典昭

IPC: H01L21/28 ,  H01L21/768 ,  H01L21/336 ,  H01L29/40 ,  H01L29/78

CPC classification number: H01L23/485 ,  H01L21/28518 ,  H01L21/76814 ,  H01L21/823475 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种具有接触插头的半导体器件的半导体器件制造方法，其中以从30到120keV的范围内的能量和从1.0×1013/cm2到5.0×1014/cm2的范围内的注入量，将铟离子注入由形成在半导体硅衬底表面上的高浓度N型扩散层的表面部分和层间绝缘膜形成的接触孔，以便在接触孔的底部、在高浓度N型扩散层的表面部分上生长含铟层。

公开(公告)号：CN100383968C

公开(公告)日：2008-04-23

申请号：CN200510081489.0

申请日：2005-06-29

Applicant: 尔必达存储器股份有限公司

Inventor： 斋藤英彰 ,  萩原靖彦 ,  深石宗生 ,  水野正之 ,  池田博明 ,  柴田佳世子

IPC: H01L27/00 ,  H01L27/108 ,  H01L25/065 ,  H01L25/18 ,  H01L23/52 ,  G06F13/00

CPC classification number: G11C5/04 ,  G11C5/063 ,  H01L25/0657 ,  H01L2224/16145 ,  H01L2225/06527 ,  H01L2225/06555 ,  H01L2924/01019 ,  H01L2924/10253 ,  H01L2924/00

Abstract: 一种三维半导体存储器件，用于降低在数据传送过程中充电和放电不可避免的互连电容以及降低功耗，它包括：多个存储器单元阵列芯片，其中的存储体存储器被分成子存储体，子存储体的组织和设置是根据输入/输出比特进行的，芯片层迭在第一半导体芯片上；以及芯片间互连线，用于连接所述存储器单元阵列，使得子存储体的相应的输入/输出比特是一样的，芯片间互连线的数目是根据输入/输出比特的数目，芯片间互连线沿层迭的方向穿过存储单元器阵列芯片。