半导体设备及其测试方法

    公开(公告)号:CN100533593C

    公开(公告)日:2009-08-26

    申请号:CN200510062920.7

    申请日:2005-03-30

    Abstract: 本发明的目的是提供一种半导体设备,允许对已经是不可校正的、作为利用冗余的补救的对象的位图案、以及由于添加单比特失效位而导致不可校正的位图案进行纠错。本发明提出了一种用于半导体设备的测试方法,所述半导体设备设置有使用由第一编码和第二编码组成的乘积码以实现存储器的纠错的ECC电路,所述测试方法包括以下步骤:获得通过分别根据第一编码和第二编码的独立校正操作实现的第一通过/失效确定结果和第二通过/失效确定结果;将该结果分别记录在第一失效存储器和第二失效存储器中;执行与第一失效存储器的内容与第二失效存储器的内容有关的指定逻辑运算,如与运算;并根据逻辑运算的结果,对失效位和潜在失效位进行补救。

    半导体存储装置及其误码修正方法

    公开(公告)号:CN1716443B

    公开(公告)日:2010-06-09

    申请号:CN200510078607.2

    申请日:2005-06-20

    CPC classification number: G06F11/1044

    Abstract: 一种半导体存储装置,其具备:具有数据区域和检验码区域的存储器阵列;在数据保持状态中,控制刷新动作的刷新控制机构;将数据区域规定位列作为处理单元,进行编码运算生成检验码,并使用检验码进行译码运算,对数据进行误码检测修正的运算机构;作为转移到数据保持状态时的编码处理,控制对存储器阵列相互垂直的第1方向和第2方向,根据第1方向位列生成第1编码,根据第2方向位列生成的第2编码,分别可以区别地写入检验码区域的编码控制机构;作为结束数据保持状态时的译码处理,第1编码的第1位误码修正,第2编码的第2位误码修正,在运算机构交替执行,至少分别执行第1位误码修正和第2位误码修正2次以上的译码控制机构。

    半导体存储装置及其误码修正方法

    公开(公告)号:CN1716443A

    公开(公告)日:2006-01-04

    申请号:CN200510078607.2

    申请日:2005-06-20

    CPC classification number: G06F11/1044

    Abstract: 一种半导体存储装置,其具备:具有数据区域和检验码区域的存储器阵列;在数据保持状态中,控制刷新动作的刷新控制机构;将数据区域规定位列作为处理单元,进行编码运算生成检验码,并使用检验码进行译码运算,对数据进行误码检测修正的运算机构;作为转移到数据保持状态时的编码处理,控制对存储器阵列相互垂直的第1方向和第2方向,根据第1方向位列生成第1编码,根据第2方向位列生成的第2编码,分别可以区別地写入检验码区域的编码控制机构;作为结束数据保持状态时的译码处理,第1编码的第1位误码修正,第2编码的第2位误码修正,在运算机构交替执行,至少分别执行第1位误码修正和第2位误码修正2次以上的译码控制机构。

    半导体设备及其测试方法

    公开(公告)号:CN1677563A

    公开(公告)日:2005-10-05

    申请号:CN200510062920.7

    申请日:2005-03-30

    Abstract: 一种用于半导体设备的测试方法,所述半导体设备设置有使用由第一编码和第二编码组成的乘积码以实现存储器的纠错的ECC电路,所述测试方法包括以下步骤:获得通过分别根据第一编码和第二编码的独立校正操作实现的第一通过/失效确定结果和第二通过/失效确定结果;将该结果分别记录在第一失效存储器和第二失效存储器中;执行与第一失效存储器的内容与第二失效存储器的内容有关的指定逻辑运算,如与运算;并根据逻辑运算的结果,对失效位和潜在失效位进行补救。

Patent Agency Ranking