-
公开(公告)号：CN118688600A
公开(公告)日：2024-09-24
申请号：CN202411161753.0
申请日：2024-08-23
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: G01R31/26
Abstract: 本发明实施例提供了一种IGBT模块监测的方法、装置、设备、介质及产品，应用于绝缘栅双极晶体管技术领域，包括：预置数据库，数据库存储多个特征点和IGBT模块中键合线的脱落数量的对应关系，特征点与导通电压、集电极电流、结温信息对应；获取IGBT模块中集电极至发射极的当前导通电压、当前集电极电流；预测IGBT模块的当前结温信息；在数据库中，确定当前导通电压、当前集电极电流，以及当前结温信息对应的当前特征点，并确定当前特征点对应的IGBT模块中键合线的脱落数量为IGBT模块中键合线的当前脱落数量。通过本发明实施例，实现了对IGBT模块中键合线的当前健康状况进行判断，提高IGBT模块在电力电子系统中的可靠性和安全性。
-
公开(公告)号：CN118425772A
公开(公告)日：2024-08-02
申请号：CN202410868085.9
申请日：2024-07-01
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: G01R31/34
Abstract: 本发明实施例提供了一种无感电机的测试方法、装置、电子设备及介质，应用于电机技术领域，包括：响应于用户在可视化界面的操作，确定目标测试工况信息；目标测试工况信息包括环境配置信息、供电配置信息，以及启动模式配置信息；根据环境配置信息控制无感电机所在的模拟测试环境；在模拟测试环境下，根据供电配置信息控制对无感电机的供电，并根据启动模式配置信息控制无感电机的启动；获取无感电机在目标测试工况信息下的启动情况，并将在目标测试工况信息下的启动情况反馈至可视化界面，实现了对无感电机的启动性能的测试，通过对测试环境、供电、启动模式的控制模拟不同测试工况，提升了对无感电机启动测试的准确性。
-
公开(公告)号：CN117825905A
公开(公告)日：2024-04-05
申请号：CN202311650931.1
申请日：2023-12-04
Applicant: 珠海格力电器股份有限公司
IPC: G01R31/26
Abstract: 本申请提供了一种绝缘栅双极晶体管的测试系统及方法，涉及绝缘栅双极晶体管测试技术领域，绝缘栅双极晶体管的测试系统包括示波器、驱动电路、第一电源、绝缘栅双极晶体管、第一二极管、负载电路，通过驱动电路通过驱动电路响应于控制指令，控制绝缘栅双极晶体管导通或关断，第一二极管保护绝缘栅双极晶体管在关断时不被电压击穿，第一电源在绝缘栅双极晶体管导通的情况下，向负载电路供电，示波器采集绝缘栅双极晶体管的电流信号并展示，以供测试人员进行分析，得到驱动电路的组件和绝缘栅双极晶体管的匹配结果，通过真实匹配测试，降低了匹配测试结果的误差，解决了在先技术中通过仿真软件进行模拟匹配测试，导致匹配测试结果误差大的问题。
-
公开(公告)号：CN117672814A
公开(公告)日：2024-03-08
申请号：CN202311548736.8
申请日：2023-11-20
Applicant: 珠海格力电器股份有限公司
IPC: H01L21/02 , H01L29/739
Abstract: 本发明实施例提供了一种钝化层的生长方法以及绝缘栅双极晶体管晶圆。在设置有正面金属层的晶圆表面基于钝化层设计投射紫外线；将光敏聚酰亚胺印刷至所述晶圆表面投射有紫外线处；所述光敏聚酰亚胺在紫外线投射下固化成型，形成满足钝化层设计的钝化层。可以按照芯片设计要求精准地在晶圆表面所需位置精准地配置钝化层，且厚度可控，使得制备得到的钝化层均匀度高，且可以省去刻蚀工序，避免刻蚀工序对晶圆表面可能带来的不良影响。
-
公开(公告)号：CN117650108A
公开(公告)日：2024-03-05
申请号：CN202311720938.6
申请日：2023-12-13
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
Abstract: 本申请实施例提供了一种功率模块与散热器结构，包括：功率模块和散热器；功率模块设置有沿第一方向相对设置的两个限位凹槽；散热器设置有沿第一方向相对设置的两个限位凸起，一个限位凸起嵌设于一个限位凹槽，以对功率模块进行横向限位；其中，限位凹槽或限位凸起其中之一设置有弹性卡接件，限位凹槽与限位凸起其中另一设置有卡槽，卡槽与弹性卡接件配合卡接，以对功率模块进行纵向限位。本申请实施例的功率模块与散热器结构通过对功率模块的横向和纵向的双重限位可以使功率模块可靠固定在散热器上，且安装过程简单便捷，不会对功率模块造成损坏，有利于提高功率模块的使用安全性。
-
Patent Agency Ranking
公开(公告)号：CN119905480A
公开(公告)日：2025-04-29
申请号：CN202411906660.6
申请日：2024-12-23
Applicant: 珠海格力电器股份有限公司
Abstract: 本发明公开了一种基板结构、智能功率模块、控制器、电器及基板制造方法，涉及半导体技术领域。本发明包括陶瓷覆铜基板和多个衔接柱体，陶瓷覆铜基板上设置有至少两个上芯区域。衔接柱体固定连接于陶瓷覆铜基板上，且多个衔接柱体对每个上芯区域形成围绕，衔接柱体与键合线的中间区域形成电性连接。从而可以通过衔接柱体，来作为键合线的中间衔接点，在新增芯片的情况下，键合线能够在电性连接过程中，弯折形成多段线段来减少键合线之间的交叉接触，且避免键合线由于线弧过长导致塌线与其他键合线发生接触的问题，提高了智能功率模块的基板结构的结构兼容性，降低了智能功率模块在产品迭代时的生产成本和缩短了研发周期。
-
公开(公告)号：CN119891690A
公开(公告)日：2025-04-25
申请号：CN202411893451.2
申请日：2024-12-20
Applicant: 珠海格力电器股份有限公司
IPC: H02M1/00 , H01L23/52 , H01L23/495 , H01L21/60 , H02M1/42 , H02M7/00 , H02M7/5387 , H02M5/458
Abstract: 本发明实施例提供了一种智能功率模块、智能功率模块的制作方法和芯片，该智能功率模块，包括：基板，以及集成在基板上的逆变功率芯片、功率因数校正功率集成电路、多个驱动芯片和引线框架；引线框架包括多个独立管脚；逆变功率芯片，分别与多个独立管脚中对应的独立管脚和多个驱动芯片连接；多个驱动芯片，分别与多个独立管脚中对应的独立管脚连接；功率因数校正功率集成电路，分别与多个独立管脚中对应的独立管脚连接。提高了智能功率模块的集成度，只需要少量的外围电子元器件完成配合工作，同时也缩短了电路的长度，减少了系统的杂散电感，起到了降本增效的作用，极大的提高了市场竞争力。
-
公开(公告)号：CN118738105B
公开(公告)日：2024-11-29
申请号：CN202411210428.9
申请日：2024-08-30
Applicant: 珠海格力电器股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明提供了一种绝缘栅双极型晶体管及其制备方法和用电器，涉及半导体领域。绝缘栅双极型晶体管包括：超结结构、场截止层、P型集电极、背面金属、N型载流子存储层、P型基区、N型发射极、第一栅、第二栅、介质层以及正面金属；超结结构由漂移区和半导体区组成，场截止层、P型集电极和背面金属依次层叠，位于超结结构的第二侧，且场截止层靠近超结结构；N型载流子存储层、P型基区、介质层和正面金属依次层叠，位于超结结构的第一侧，且N型载流子存储层靠近超结结构。本申请超结结构形成的横向电场会加快空穴的移除进而减少了空穴在P型基区和介质层底部的积累，进而优化了绝缘栅双极型晶体管的EMI，减小了正向开通损耗。
-
公开(公告)号：CN117872084A
公开(公告)日：2024-04-12
申请号：CN202311766236.1
申请日：2023-12-20
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: G01R31/28
Abstract: 本申请公开一种电路板测试数据分析系统及方法，包括：工控机、PXI集成机箱和接口适配器，工控机与PXI集成机箱通信连接，PXI集成机箱与接口适配器连接，接口适配器用于连接待测电路板；工控机用于响应于待测电路板与接口适配器的连接操作，为待测电路板分配PXI集成机箱中的PXI测试通道；PXI测试通道与待测电路板的第一测试项对应；PXI集成机箱用于基于PXI测试通道，获取待测电路板对应PXI测试通道的测试数据；工控机用于将测试数据输入训练后的网络模型，输出待测电路板的第二测试项的预测测试结果；第二测试项为在第一测试项之后进行的测试项；工控机用于显示预测测试结果。该系统能对PCBA的多个测试内容进行全面测试，同时预测可能测试结果，提升测试效率。
-
公开(公告)号：CN117293034A
公开(公告)日：2023-12-26
申请号：CN202311192697.2
申请日：2023-09-14
Applicant: 珠海格力电器股份有限公司
IPC: H01L21/336 , H01L21/329 , H01L29/78 , H01L29/872 , H01L29/06 , H01L29/16 , H01L27/07 , H01L21/82
Abstract: 本申请提供了一种UMOSFET器件制备方法及器件。方法包括：在预处理后的衬底原料的上表面进行离子注入处理得到嵌入衬底原料的P型基区注入区、第一P+注入区和N+注入区；在N型外延层的上表面进行刻蚀处理形成碳化硅沟槽；对碳化硅沟槽进行多晶硅沉积，得到填充碳化硅沟槽的多晶硅栅电极；在第一P+注入区的上表面、N+注入区的上表面和多晶硅栅电极的上表面进行沉积处理得到正面欧姆金属接触区；在N型外延层的不存在正面欧姆金属接触区的上表面进行肖特基金属沉积处理得到肖特基接触区；在预处理后的衬底原料的下表面进行金属化得到背面漏极金属区。由于JBS二极管的P+和N‑结形成的耗尽区接触，优化器件的反向恢复性能，延长使用寿命。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.04 seconds)
