IGBT器件及其元胞结构、元胞结构的制作方法

    公开(公告)号:CN116978784A

    公开(公告)日:2023-10-31

    申请号:CN202310945231.9

    申请日:2023-07-28

    Abstract: 本发明提供一种IGBT器件及其元胞结构、元胞结构的制作方法,方法包括:制作第一型漂移区;在第一型漂移区的第一面上制作第一型掺杂柱区和第二型掺杂柱区;在第一型掺杂柱区和第二型掺杂柱区上制作基区、发射极区和多晶硅栅极;在第一型漂移区的与第一面相背的第二面上,制作重掺杂缓冲区和轻掺杂缓冲区,其中,重掺杂缓冲区和轻掺杂缓冲区同层设置;在重掺杂缓冲区和轻掺杂缓冲区背向第一型漂移区的一侧制作集电极区。将缓冲层制作成掺杂浓度不同的重掺杂缓冲区和轻掺杂缓冲区,重掺杂缓冲区可以实现抑制电场的作用,使得IGBT器件的耐压不受影响;轻掺杂缓冲区则能够有效改善载流子复合率,从而提升电流密度,有效优化器件开关特性和导通特性。

    一种金属氧化物半导体场效应管及其制备方法

    公开(公告)号:CN119584624A

    公开(公告)日:2025-03-07

    申请号:CN202411599681.8

    申请日:2024-11-11

    Abstract: 本申请公开了一种金属氧化物半导体场效应管及其制备方法,所述金属氧化物半导体场效应管包括依次层叠的漏极金属层、衬底、第一外延层、第二外延层、介质层和源极金属层;第一外延层的上表面包括间隔设置的第一掩埋区;第二外延层包括间隔设置的离子注入层、沟槽区和第二掩埋区;沟槽区包括第一栅极氧化层、第一栅极区、第二栅极氧化层和第二栅极区;第一栅极区、第二栅极氧化层和第二栅极区形成分裂栅结构;介质层包括目标开口,目标开口中填充有接触金属。本申请实施例可以降低金属氧化物半导体场效应管的动态损耗,并提高金属氧化物半导体场效应管的可靠性。

    一种功率器件的终端结构、制造方法和芯片

    公开(公告)号:CN119907283A

    公开(公告)日:2025-04-29

    申请号:CN202411906647.0

    申请日:2024-12-23

    Abstract: 本发明实施例提供了一种功率器件的终端结构、制造方法和芯片,终端结构包括:N型衬底;设于N型衬底的结终端扩展区、结渐变掺杂区和多个场限环,结终端扩展区与结渐变掺杂区连接,结渐变掺杂区的深度沿远离结终端扩展区的方向渐变递减,多个场限环设于结渐变掺杂区远离结终端扩展区的一端,且多个场限环相对结渐变掺杂区的距离渐变递增;结终端扩展区、结渐变掺杂区和多个场限环内掺杂有P型离子;设于N型衬底的沟槽,沟槽设于距离结渐变掺杂区最远的场限环远离结渐变掺杂区的一侧。通过包括结终端扩展区、结渐变掺杂区、多个场限环、沟槽和多晶硅场板的复合终端结构,可以有效降低芯片最大电场强度,提升器件耐压性能。

    一种金属氧化物半导体场效应管及其制备方法

    公开(公告)号:CN119815877A

    公开(公告)日:2025-04-11

    申请号:CN202411729149.3

    申请日:2024-11-28

    Abstract: 本申请公开了一种金属氧化物半导体场效应管及其制备方法,金属氧化物半导体场效应管包括依次层叠的漏极金属层、衬底、外延层、栅极氧化层、栅极层、介质层和源极金属层;外延层的上表面包括间隔设置的离子注入区以及设置于相邻两个离子注入区之间的倒梯形沟槽;栅极氧化层的下部氧化层层叠于倒梯形沟槽的上表面且上表面与离子注入区的上表面平齐;栅极氧化层的上部氧化层层叠于下部氧化层的上表面且两端分别延伸并覆盖离子注入区上表面的第一区域;栅极层的宽度与上部氧化层的宽度相同;介质层层叠于栅极层的上表面和离子注入区上表面的第二区域。本申请实施例降低了金属氧化物半导体场效应管的开关损耗,并提高了其可靠性。

    逆导型绝缘栅双极晶体管及其制备方法

    公开(公告)号:CN116230752A

    公开(公告)日:2023-06-06

    申请号:CN202310116479.4

    申请日:2023-02-13

    Abstract: 本申请涉及一种逆导型绝缘栅双极晶体管及其制备方法,该逆导型绝缘栅双极晶体管包括:第一导电类型掺杂的漂移区、第二导电类型掺杂的基区、从漂移区的表面延伸入漂移区且平行排列的多个沟槽,沟槽贯穿基区且底部与漂移区接触,沟槽内设置有绝缘介质层和由绝缘介质层包围的导电材料;基区包括交错分布的有源区和虚拟元胞区;由有源区对应的发射区、接触区及其毗连的基区、漂移区和集电区组成IGBT单元;虚拟元胞区对应的基区及其毗连的接触区、漂移区和阴极区组成反向恢复晶体管单元;其中,位于虚拟元胞区内的沟槽的绝缘介质层设置有凹槽。本申请在不显著增加工艺和成本的基础上,优化RC IGBT的反向恢复性能,降低二极管的关断损耗。

    一种UMOSFET器件制备方法及器件
    6.
    发明公开

    公开(公告)号:CN117293034A

    公开(公告)日:2023-12-26

    申请号:CN202311192697.2

    申请日:2023-09-14

    Abstract: 本申请提供了一种UMOSFET器件制备方法及器件。方法包括:在预处理后的衬底原料的上表面进行离子注入处理得到嵌入衬底原料的P型基区注入区、第一P+注入区和N+注入区;在N型外延层的上表面进行刻蚀处理形成碳化硅沟槽;对碳化硅沟槽进行多晶硅沉积,得到填充碳化硅沟槽的多晶硅栅电极;在第一P+注入区的上表面、N+注入区的上表面和多晶硅栅电极的上表面进行沉积处理得到正面欧姆金属接触区;在N型外延层的不存在正面欧姆金属接触区的上表面进行肖特基金属沉积处理得到肖特基接触区;在预处理后的衬底原料的下表面进行金属化得到背面漏极金属区。由于JBS二极管的P+和N‑结形成的耗尽区接触,优化器件的反向恢复性能,延长使用寿命。

Patent Agency Ranking