一种金属氧化物半导体场效应管及其制备方法

    公开(公告)号:CN119584624A

    公开(公告)日:2025-03-07

    申请号:CN202411599681.8

    申请日:2024-11-11

    Abstract: 本申请公开了一种金属氧化物半导体场效应管及其制备方法,所述金属氧化物半导体场效应管包括依次层叠的漏极金属层、衬底、第一外延层、第二外延层、介质层和源极金属层;第一外延层的上表面包括间隔设置的第一掩埋区;第二外延层包括间隔设置的离子注入层、沟槽区和第二掩埋区;沟槽区包括第一栅极氧化层、第一栅极区、第二栅极氧化层和第二栅极区;第一栅极区、第二栅极氧化层和第二栅极区形成分裂栅结构;介质层包括目标开口,目标开口中填充有接触金属。本申请实施例可以降低金属氧化物半导体场效应管的动态损耗,并提高金属氧化物半导体场效应管的可靠性。

    绝缘栅双极型晶体管及其制备方法和用电器

    公开(公告)号:CN118738105A

    公开(公告)日:2024-10-01

    申请号:CN202411210428.9

    申请日:2024-08-30

    Abstract: 本发明提供了一种绝缘栅双极型晶体管及其制备方法和用电器,涉及半导体领域。绝缘栅双极型晶体管包括:超结结构、场截止层、P型集电极、背面金属、N型载流子存储层、P型基区、N型发射极、第一栅、第二栅、介质层以及正面金属;超结结构由漂移区和半导体区组成,场截止层、P型集电极和背面金属依次层叠,位于超结结构的第二侧,且场截止层靠近超结结构;N型载流子存储层、P型基区、介质层和正面金属依次层叠,位于超结结构的第一侧,且N型载流子存储层靠近超结结构。本申请超结结构形成的横向电场会加快空穴的移除进而减少了空穴在P型基区和介质层底部的积累,进而优化了绝缘栅双极型晶体管的EMI,减小了正向开通损耗。

    一种沟槽MOSFET器件、制造方法和芯片

    公开(公告)号:CN119907284A

    公开(公告)日:2025-04-29

    申请号:CN202411906649.X

    申请日:2024-12-23

    Abstract: 本发明实施例提供了一种沟槽MOSFET器件、制造方法和芯片,器件包括沿第一方向交替排列的第一截面区、第二截面区和第三截面区;第一截面区、第二截面区和第三截面区均包括:N型衬底、外延层、第一沟槽、氧化层、第一N区、P阱区、N+区、第二沟槽、栅极和源极;外延层设于N型衬底的一侧;第一N区位于第一沟槽两侧的下方;N+区位于第一沟槽两侧;P阱区连接于N+区的下方;第二沟槽位于第一沟槽的底部;通过第一截面区的位于第二沟槽底部及拐角的P区起到的电场屏蔽作用,以及第三截面区的位于第一沟槽底部的P区起到的电场屏蔽作用,从而避免沟槽拐角处产生较强电场导致的器件损坏,提高了器件的可靠性。

    一种沟槽型金氧半场效应晶体管及其制造方法

    公开(公告)号:CN119815878A

    公开(公告)日:2025-04-11

    申请号:CN202411738751.3

    申请日:2024-11-29

    Inventor: 谢梓翔 廖勇波

    Abstract: 本发明公开了一种沟槽型金氧半场效应晶体管及其制造方法,涉及半导体技术领域。其包括外延基底、栅组件以及第一埋层,外延基底具有一外延表面,由外延表面向内设置有多级沟槽,多级沟槽包括第一沟槽和第二沟槽,且外延基底采用N型离子掺杂。栅组件包括两个栅极,且两个栅极分布于第二沟槽的两侧。第一埋层位于多级沟槽的底部且向外延基底内延伸设置,第一埋层为P型离子掺杂结构,且P型离子的掺杂浓度大于外延基底的N型离子的掺杂浓度。晶体管在承担反向耐压时,第一埋层与外延基底之间形成内建电场,且由于第一埋层的浓度较大,电场拓展速率慢,从而降低晶体管的沟槽拐角处对栅组件的栅氧化层造成损伤的风险。

    绝缘栅双极型晶体管及其制备方法和用电器

    公开(公告)号:CN118738105B

    公开(公告)日:2024-11-29

    申请号:CN202411210428.9

    申请日:2024-08-30

    Abstract: 本发明提供了一种绝缘栅双极型晶体管及其制备方法和用电器,涉及半导体领域。绝缘栅双极型晶体管包括:超结结构、场截止层、P型集电极、背面金属、N型载流子存储层、P型基区、N型发射极、第一栅、第二栅、介质层以及正面金属;超结结构由漂移区和半导体区组成,场截止层、P型集电极和背面金属依次层叠,位于超结结构的第二侧,且场截止层靠近超结结构;N型载流子存储层、P型基区、介质层和正面金属依次层叠,位于超结结构的第一侧,且N型载流子存储层靠近超结结构。本申请超结结构形成的横向电场会加快空穴的移除进而减少了空穴在P型基区和介质层底部的积累,进而优化了绝缘栅双极型晶体管的EMI,减小了正向开通损耗。

    一种UMOSFET器件制备方法及器件
    8.
    发明公开

    公开(公告)号:CN117293034A

    公开(公告)日:2023-12-26

    申请号:CN202311192697.2

    申请日:2023-09-14

    Abstract: 本申请提供了一种UMOSFET器件制备方法及器件。方法包括:在预处理后的衬底原料的上表面进行离子注入处理得到嵌入衬底原料的P型基区注入区、第一P+注入区和N+注入区;在N型外延层的上表面进行刻蚀处理形成碳化硅沟槽;对碳化硅沟槽进行多晶硅沉积,得到填充碳化硅沟槽的多晶硅栅电极;在第一P+注入区的上表面、N+注入区的上表面和多晶硅栅电极的上表面进行沉积处理得到正面欧姆金属接触区;在N型外延层的不存在正面欧姆金属接触区的上表面进行肖特基金属沉积处理得到肖特基接触区;在预处理后的衬底原料的下表面进行金属化得到背面漏极金属区。由于JBS二极管的P+和N‑结形成的耗尽区接触,优化器件的反向恢复性能,延长使用寿命。

    一种金属氧化物半导体场效应管及其制备方法

    公开(公告)号:CN119584598A

    公开(公告)日:2025-03-07

    申请号:CN202411599684.1

    申请日:2024-11-11

    Abstract: 本申请公开了一种金属氧化物半导体场效应管及其制备方法,所述金属氧化物半导体场效应管中每个元胞包括漏极金属层、衬底、外延层、电流扩展层、基区层、注入层、源极金属区和栅极区;漏极金属层、衬底、外延层、电流扩展层、基区层和注入层依次层叠;源极金属区的上部覆盖注入层和栅极区的上表面,源极金属区的下部贯穿注入层、基区层和电流扩展层并延伸至外延层中的埋层区;源极金属区的侧壁包括肖特基接触区和以侧壁作为纵向中心线的栅极区。本申请实施例在保证碳化硅金属氧化物半导体场效应管的导通压降和可靠性的同时,提高了金属氧化物半导体场效应管的动态特性。

    一种肖特基二极管及其制造方法
    10.
    发明公开

    公开(公告)号:CN119170655A

    公开(公告)日:2024-12-20

    申请号:CN202411360942.0

    申请日:2024-09-27

    Abstract: 本发明公开了一种肖特基二极管及其制造方法,涉及半导体技术领域。本发明包括半导体基底、第一掺杂区、第二掺杂区及第三掺杂区,半导体基底包括第一表面区域,第一掺杂区从第一表面区域延伸至半导体基底中,第一掺杂区采用第一掺杂浓度的铝离子掺杂得到。第二掺杂区从第一表面区域延伸至半导体基底上,且第一掺杂区和第二掺杂区沿第一表面区域的第一方向交错设置。第二掺杂区采用第二掺杂浓度的铝离子掺杂得到,第一掺杂浓度大于第二掺杂浓度。从第一表面区域延伸至半导体基底中的第三掺杂区,采用第一掺杂浓度的铝离子掺杂得到,第三掺杂区的区域面积大于第一掺杂区的区域面积。由此提升二极管的反向耐压性能和减小正向导通压降。

Patent Agency Ranking