-
公开(公告)号：CN113363330B
公开(公告)日：2023-08-11
申请号：CN202010151123.0
申请日：2020-03-05
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/872 , H01L29/47 , H01L21/329
Abstract: 本发明公开了一种肖特基半导体器件及其制作方法，所述器件包括：位于衬底上的第一导电类型外延层，位于第一导电类型外延层中的第二导电类型增强区，位于第一导电类型外延层之上的纳米结构层，位于纳米结构层之上的肖特基金属。所述制作方法的步骤包括：在衬底上形成第一导电类型外延层，在第一导电类型外延层上形成第二导电类型增强区，在第一导电类型外延层之上形成纳米结构层，在纳米结构层之上制备肖特基金属。本发明通过在肖特基金属和外延层之间设置一层具有量子点结构的纳米结构层来调节能带宽度，并改变态密度的电性，从而提高了肖特基势垒。同时肖特基势垒高阻碍了载流子的反向流动，降低了肖特基半导体器件的反向漏电。
-
公开(公告)号：CN113497158B
公开(公告)日：2023-03-21
申请号：CN202010266554.1
申请日：2020-04-07
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/868 , H01L29/06 , H01L21/329
Abstract: 本发明公开了一种快恢复半导体器件及其制作方法，制作方法包括以下步骤：提供一半导体基底，半导体基底包括第一导电类型漂移区；在漂移区之上形成氧化层，氧化层在漂移区中界定出有源区和位于所述有源区区域外围的终端耐压结构区；自漂移区上表面注入能量范围为100KEV～150KEV的第二导电类型离子，以在漂移区形成第二导电类型阱区；对第二导电类型阱区进行推结到指定深度；在所述终端耐压结构区边缘远离主结第二导电类型增强区一侧形成第一导电类型截止环。本发明通过采用高能量离子进行注入的工艺，可同时完成第二导电类型阱区的注入与第一导电类型漂移区缺陷的引入，降低了少子寿命，从而改善了反向恢复特性，提高了软度因子，并降低了生产成本。
-
公开(公告)号：CN112993006B
公开(公告)日：2022-08-12
申请号：CN201911276730.3
申请日：2019-12-12
Applicant: 珠海格力电器股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L29/739 , H01L21/336 , H01L21/335
Abstract: 本申请涉及电力电子器件技术领域，特别涉及一种终端结构、其制作方法及电子器件，其中，终端结构包括衬底，衬底具有主结原胞区和终端区，终端区包括靠近主结原胞区的过渡区和位于过渡区远离主结原胞区一侧的截止环；其中，衬底在位于过渡区与截止环之间的部位具有至少一个沟槽，终端区内形成有电容场板，电容场板覆盖各沟槽的侧面。本申请公开的终端结构，能够降低终端结构的面积占比，从而降低芯片的制造成本。
-
公开(公告)号：CN111106168B
公开(公告)日：2022-07-01
申请号：CN201811259338.3
申请日：2018-10-26
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明公开了一种半导体器件的终端耐压结构、半导体器件及其制造方法，包括氧化层和多个多晶硅场板，所述多晶硅场板包括横板、垂直设置于横板端部的直板，所述多晶硅场板横向间隔排列设置于氧化层中，且横板同一平面布置、相邻的两多晶硅场板的直板间形成电容器，运用本发明所述的外围终耐压结构可以有效的降低外围终端耐压结构占用的面积，进而降低整个功率半导体器件的生产成本，增加竞争力，同时，本发明采用特殊形状的多晶硅场板结构，增大了相邻多晶硅场板间的作用面积，有效的增大了板间电容，使得耐压更稳定，且多晶硅场板仅需一次多晶硅沉积步骤即可完成，其生产效率高、成本低。
-
公开(公告)号：CN113640644B
公开(公告)日：2022-06-14
申请号：CN202110845639.X
申请日：2021-07-26
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本申请涉及一种功率芯片缺陷检测方法、系统、设备及存储介质，涉及芯片测试领域。该功率芯片缺陷检测方法包括：对功率芯片进行电流测试，获得测试结果，其中，电流测试中施加到功率芯片上的测试电流大于功率芯片的额定电流，根据测试结果，检测出有缺陷的功率芯片。本申请用以解决通过晶圆测试和成品测试对功率芯片的缺陷检测不准确的问题。
-
Patent Agency Ranking
公开(公告)号：CN113394277A
公开(公告)日：2021-09-14
申请号：CN202010165425.3
申请日：2020-03-11
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本公开提供沟槽栅IGBT的元胞结构、其制备方法及沟槽栅IGBT，所述元胞结构包括第一导电类型衬底；位于所述衬底上方的第一导电类型漂移层；位于所述漂移层内并位于所述元胞结构中心位置的第一沟槽栅和贯穿所述第一沟槽栅的第二沟槽栅；位于所述漂移层上方的发射极金属层；其中，所述第一沟槽栅通过第一连接孔连接至所述发射极金属层，所述第二沟槽栅与所述发射极金属层之间通过层间介质层隔离。在不改变元胞面积的情况下，通过将真假栅极整合在一个元胞中，解决了假栅极导致的芯片面积增大的问题。不仅不会影响沟槽之间的间距和导电沟道，而且增加了发射极接触面积，改善了电导调制效应，在阻断电压不变的同时使导通压降下降。
-
公开(公告)号：CN113140623A
公开(公告)日：2021-07-20
申请号：CN202010060419.1
申请日：2020-01-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/423 , H01L21/28
Abstract: 涉及半导体技术领域，本申请提供了一种功率半导体芯片，所述芯片呈矩形，所述芯片包括基材与栅极布线；所述基材内具有多个元胞；所述栅极布线包括栅极焊盘以及多个栅极引线，多个所述栅极引线由所述栅极焊盘向所述芯片的各个角延伸，所述栅极引线分别连接于多个所述元胞的栅极。拥有更短的导通时间，降低了器件的开通时间，提升了芯片的开启性能，降低了器件的开通损耗。改善了外围栅极布线方式，降低了栅极电阻等参数。
-
公开(公告)号：CN113140456A
公开(公告)日：2021-07-20
申请号：CN202010060417.2
申请日：2020-01-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/3205 , H01L21/321 , H01L29/739
Abstract: 涉及半导体技术领域，本申请提供一种功率半导体芯片及其制备方法，所述一种功率半导体芯片制备方法，包括：在半导体基材正面形成第一金属层，在所述第一金属层上形成金属连接层，回刻平坦化处理所述金属连接层，在所述金属连接层上形成第二金属层，对得到的所述半导体正面金属做金属合金成型处理，本申请还包括所述功率半导体芯片制备方法制备的半导体芯片。相较于现有技术，本申请的技术方案可改善现有技术中半导体器件或芯片正面金属层凹凸不平导致与引线连接时的正面金属层脱落现象，同时改进传统和结构中半导体器件或芯片正面金属层凹凸不平导致性差异，进而提高半导体整体性能的可靠性。
-
公开(公告)号：CN113097076A
公开(公告)日：2021-07-09
申请号：CN202010022416.9
申请日：2020-01-09
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/48 , H01L21/56 , H01L21/60 , H01L23/495
Abstract: 本发明涉及半导体器件封装技术领域，尤其涉及一种QFN框架结构、一种QFN封装结构以及它们的制作方法。QFN框架结构的制作方法包括：对基板背面焊盘以外的区域进行半蚀刻，形成凹陷的半蚀刻区；封装半蚀刻区形成第一封装体；对基板正面焊盘以外的区域进行全蚀刻，形成凹陷的全蚀刻区，制得QFN框架结构。QFN封装结构的制作方法包括：在QFN框架结构上进行半导体器件装配和打线；对QFN框架结构进行封装形成第二封装体，第二封装体包埋QFN框架结构的正面。采用“半蚀刻—封装—全蚀刻‑封装”的工艺方法可解决焊盘不可悬空的问题，无需将焊盘引出至框架结构四周即可以实现支撑，从而可降低QFN器件的面积及焊盘布局的难度。
-
公开(公告)号：CN113078135A
公开(公告)日：2021-07-06
申请号：CN202010009743.0
申请日：2020-01-06
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L23/495 , H01L23/31 , H01L23/49
Abstract: 本发明涉及芯片封装技术领域，公开了一种芯片封装结构，该芯片封装结构包括基座，基座形成有用于流经冷媒的通孔；形成于基座外表面的导电电路层；形成于导电电路层背离通孔一侧的至少一个芯片，每个芯片通过焊接部固定于导电电路层；用于将支撑结构、导电电路层、芯片进行封装的封装层；至少一个引脚，每一个引脚的一端伸入封装层内以与对应的芯片电性连接，另一端探出封装层。该芯片封装结构包括具有管状结构的基座的外表面设置芯片，从而可以实现多面封装，提高利用率，基座的通孔内有冷媒流经，从而可以实现对芯片更好的散热，该芯片封装结构可以达到高利用率以及高散热率，从而在满足高散热需求的同时实现小型化。
-
-
-
-
-
-
-
-
-
Search Results
197
records
(took 0.047 seconds)
