公开(公告)号：CN102456730B

公开(公告)日：2016-02-03

申请号：CN201110326799.X

申请日：2011-10-19

Applicant: 富士通株式会社

Inventor： 尾崎史朗 ,  金村雅仁 ,  中村哲一 ,  宫岛丰生 ,  武田正行 ,  渡部庆二 ,  吉川俊英 ,  今西健治 ,  多木俊裕 ,  今田忠纮

IPC: H01L29/772 ,  H01L21/335

CPC classification number: H01L29/517 ,  H01L21/0228 ,  H01L23/291 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件包括：第一半导体层，形成在衬底上；第二半导体层，形成在所述第一半导体层上；源电极和漏电极，形成在所述第二半导体层上；绝缘膜，形成在所述第二半导体层上；栅电极，形成在所述绝缘膜上；以及保护膜，覆盖所述绝缘膜，所述保护膜是通过热CVD、热ALD或真空气相沉积形成的。利用本发明，在于栅电极与半导体层之间插入了绝缘膜、并且覆盖有绝缘保护膜的半导体器件中，能够维持足够程度的绝缘强度。

公开(公告)号：CN103229283B

公开(公告)日：2016-01-20

申请号：CN201080070366.6

申请日：2010-11-26

Applicant: 富士通株式会社

Inventor： 中村哲一 ,  尾崎史朗 ,  武田正行 ,  宫岛豊生 ,  多木俊裕 ,  金村雅仁 ,  今西健治 ,  吉川俊英 ,  渡部庆二

IPC: H01L21/338 ,  H01L21/316 ,  H01L21/318 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L21/28264 ,  H01L23/3171 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种半导体装置，其特征在于，具有：第一半导体层，形成在基板上，第二半导体层，形成在上述第一半导体层上，源电极以及漏电极，以与上述第一半导体层或者上述第二半导体层接触的方式形成，开口部，形成在上述第一半导体层上，绝缘膜，形成在上述第二半导体层的上方以及上述开口部的内部表面，栅电极，隔着上述绝缘膜形成在上述开口部内，保护膜，形成在上述绝缘膜上；上述保护膜包括将碳作为主要成分的非结晶膜。

公开(公告)号：CN102569377B

公开(公告)日：2015-04-29

申请号：CN201110402797.4

申请日：2011-12-02

Applicant: 富士通株式会社

Inventor： 金村雅仁 ,  吉川俊英 ,  今西健治

IPC: H01L29/778 ,  H01L29/51 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L29/41766 ,  H01L29/42376 ,  H01L29/47 ,  H01L29/513 ,  H01L29/66462

Abstract: 本发明公开一种化合物半导体器件及其制造方法，该化合物半导体器件包括：化合物半导体层；第一膜，形成在化合物半导体层的上方，第一膜在与化合物半导体层的界面处处于带负电状态或非带电状态；第二膜，形成在第一膜的上方，第二膜在与第一膜的界面处处于带正电状态；以及栅极，被嵌入在第二膜中形成的开口中。

公开(公告)号：CN102487081B

公开(公告)日：2014-10-08

申请号：CN201110402775.8

申请日：2011-12-02

Applicant: 富士通株式会社

Inventor： 宫岛豊生 ,  吉川俊英 ,  今西健治 ,  多木俊裕 ,  金村雅仁

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/66462 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/7787

Abstract: 一种化合物半导体器件及制造方法，该半导体器件包括：电子传输层，形成在衬底上方；电子供应层，形成在电子传输层上方；及覆盖层，形成在电子供应层上方。该覆盖层包括：包含GaN的第一化合物半导体层；包含AlN的第二化合物半导体层，其形成在第一化合物半导体层上方；包含GaN的第三化合物半导体层，其形成在第二化合物半导体层上方；及第一包含AlGaN层和第二包含AlGaN层中的至少一个，第一包含AlGaN层形成在第一化合物半导体层和第二化合物半导体层之间且其中Al含量朝第二化合物半导体层增大，第二包含AlGaN层形成在第二化合物半导体层和第三化合物半导体层之间且其中Al含量朝第二化合物半导体层增大。本发明可抑制栅极漏电流和耐压降低、及/或可抑制电流崩塌。

公开(公告)号：CN103715248A

公开(公告)日：2014-04-09

申请号：CN201310378765.4

申请日：2013-08-27

Applicant: 富士通株式会社 ,  富士通半导体股份有限公司

Inventor： 中村哲一 ,  山田敦史 ,  石黑哲郎 ,  小谷淳二 ,  今西健治

IPC: H01L29/778 ,  H01L21/336

CPC classification number: H01L29/205 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

Abstract: 本发明提供半导体器件以及用于制造半导体器件的方法。半导体器件包括：形成在衬底上的第一半导体层；形成在第一半导体层上的第二半导体层；形成在第二半导体层上的第三半导体层和第四半导体层；形成在第三半导体层上的栅电极；以及形成在第四半导体层上并接触第四半导体层的源电极和漏电极，其中第三半导体层在栅电极正下方的区域上由用于实现p型的半导体材料形成，并且第四半导体层中的硅的浓度高于第二半导体层中的硅的浓度。

公开(公告)号：CN103367421A

公开(公告)日：2013-10-23

申请号：CN201310062374.1

申请日：2013-02-27

Applicant: 富士通株式会社

Inventor： 中村哲一 ,  山田敦史 ,  石黑哲郎 ,  宫岛丰生 ,  今西健治

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

CPC classification number: H01L29/2003 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0254 ,  H01L21/0262 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L29/7786 ,  H01L2224/04042 ,  H01L2224/0603 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48472 ,  H01L2224/4903 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明涉及半导体器件、氮化物半导体晶体及其制造方法。所述半导体器件包括：形成在衬底之上的成核层；形成在成核层之上的缓冲层；形成在缓冲层之上的第一氮化物半导体层以及形成在第一氮化物半导体层之上的第二氮化物半导体层，其中在光致发光中黄光发射与带边发射之比为400％或更小，并且X射线摇摆曲线中的扭转值为1000角秒或更小。

公开(公告)号：CN101866949B

公开(公告)日：2012-05-30

申请号：CN201010106630.9

申请日：2008-03-28

Applicant: 富士通株式会社 ,  日立电线株式会社

Inventor： 今西健治 ,  吉川俊英 ,  田中丈士 ,  守谷美彦 ,  乙木洋平

IPC: H01L29/778 ,  H01L21/205 ,  H01L21/335

CPC classification number: H01L21/02581 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02458 ,  H01L21/02494 ,  H01L21/0254 ,  H01L21/0262

Abstract: 本发明提供一种半导体外延衬底及其制造方法。其中该半导体外延衬底包括：单晶衬底；AlN层，在所述单晶衬底上外延生长；以及氮化物半导体层，在所述AlN层上外延生长，其中，所述AlN层和所述氮化物半导体层之间的界面的粗糙度比所述单晶衬底和所述AlN层之间的界面的粗糙度大；AlN层的上表面的斜度Rsk是正值；半导体外延衬底进一步包括：氮化物半导体的第一器件层，在氮化物半导体层上外延生长；以及氮化物半导体的第二器件层，在第一器件层上外延生长；第一器件层是沟道层，第二器件层是载流子供应层，以及氮化物半导体层的电阻系数比第一器件层的电阻系数高；单晶衬底是SiC。本发明能够快速恢复漏极电流。

公开(公告)号：CN102456730A

公开(公告)日：2012-05-16

申请号：CN201110326799.X

申请日：2011-10-19

Applicant: 富士通株式会社

Inventor： 尾崎史朗 ,  金村雅仁 ,  中村哲一 ,  宫岛丰生 ,  武田正行 ,  渡部庆二 ,  吉川俊英 ,  今西健治 ,  多木俊裕 ,  今田忠纮

IPC: H01L29/772 ,  H01L21/335

CPC classification number: H01L29/517 ,  H01L21/0228 ,  H01L23/291 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件包括：第一半导体层，形成在衬底上；第二半导体层，形成在所述第一半导体层上；源电极和漏电极，形成在所述第二半导体层上；绝缘膜，形成在所述第二半导体层上；栅电极，形成在所述绝缘膜上；以及保护膜，覆盖所述绝缘膜，所述保护膜是通过热CVD、热ALD或真空气相沉积形成的。利用本发明，在于栅电极与半导体层之间插入了绝缘膜、并且覆盖有绝缘保护膜的半导体器件中，能够维持足够程度的绝缘强度。

公开(公告)号：CN101866949A

公开(公告)日：2010-10-20

申请号：CN201010106630.9

申请日：2008-03-28

Applicant: 富士通株式会社 ,  日立电线株式会社

Inventor： 今西健治 ,  吉川俊英 ,  田中丈士 ,  守谷美彦 ,  乙木洋平

IPC: H01L29/778 ,  H01L21/205 ,  H01L21/335

CPC classification number: H01L21/02581 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02458 ,  H01L21/02494 ,  H01L21/0254 ,  H01L21/0262

Abstract: 本发明提供一种半导体外延衬底及其制造方法。其中该半导体外延衬底包括：单晶衬底；AlN层，在所述单晶衬底上外延生长；以及氮化物半导体层，在所述AlN层上外延生长，其中，所述AlN层和所述氮化物半导体层之间的界面的粗糙度比所述单晶衬底和所述AlN层之间的界面的粗糙度大；AlN层的上表面的斜度Rsk是正值；半导体外延衬底进一步包括：氮化物半导体的第一器件层，在氮化物半导体层上外延生长；以及氮化物半导体的第二器件层，在第一器件层上外延生长；第一器件层是沟道层，第二器件层是载流子供应层，以及氮化物半导体层的电阻系数比第一器件层的电阻系数高；单晶衬底是SiC。本发明能够快速恢复漏极电流。

公开(公告)号：CN1086514C

公开(公告)日：2002-06-19

申请号：CN96105106.X

申请日：1996-04-18

Applicant: 富士通株式会社

Inventor： 今西健治

IPC: H01L29/12 ,  H01L29/72 ,  H01L29/80 ,  H01L21/331 ,  H01L21/22 ,  H01L21/24

CPC classification number: H01L29/66318 ,  H01L21/02395 ,  H01L21/02461 ,  H01L21/02463 ,  H01L21/02543 ,  H01L21/02546 ,  H01L21/02576 ,  H01L21/0262 ,  H01L29/205 ,  H01L29/7371 ,  H01L29/7783

Abstract: 一种制作半导体器件的方法包括用MOVPE工艺沉积具有第一导电类型的第一化合物半导体层(14，25)的步骤、采用由于气体掺杂剂的分解实施的平面掺杂工艺使第一化合物半导体层(15，16)的表面掺杂成同样的第一导电类型，这样在平面掺杂工艺期间不出现第一化合物半导体层的明显生长以及在第一化合物半导体晶层的掺杂表面上用MOVPE工艺沉积第一导电类型的第二化合物半导体层(16，27)。