公开(公告)号：CN116052741A

公开(公告)日：2023-05-02

申请号：CN202310055641.6

申请日：2023-01-17

Applicant: 安徽大学

Inventor： 蔺智挺 ,  陈敏 ,  余克峰 ,  吴秀龙 ,  彭春雨 ,  李鑫 ,  郝礼才 ,  刘玉 ,  赵强 ,  卢文娟 ,  周永亮

IPC: G11C11/401 ,  G06F11/14

Abstract: 本发明属于集成电路技术领域，具体涉及一种非易失性3T1R1C存储电路、矫正电路、DRAM和存算电路。非易失性3T1R1C存储电路包括三个N型晶体管M0、M1、M2、一个称为R0的RRAM和一个电容C0；电路连接关系如下：M0、M1、M2的栅极分别作为控制端用于连接独立的字线WL_A、WL_B和WL_C；M0和M1的源极相连并连接在位线BL上；M1的漏极和M2的源极相连，并连接在C0的一端上，C0的另一端接地；M0和M2的漏极与R0的TE端相连，R0的BE端连接到字线SL。矫正电路用于解决3T1R1C存储电路数据恢复时的数据反相问题，DRAM和存算电路以3T1R1C存储电路为基本存储单元设计。本发明解决了DRAM断电丢数据，以及执行乘累加运算的精度易受到位线电压变化、驱动波动、器件不匹配等因素影响问题。

公开(公告)号：CN115938413A

公开(公告)日：2023-04-07

申请号：CN202211697141.4

申请日：2022-12-28

Applicant: 安徽大学

Inventor： 周永亮 ,  武赛赛 ,  施琦 ,  杨震 ,  韦一鸣 ,  周子璇 ,  刘立 ,  彭春雨 ,  吴秀龙

IPC: G11C7/06 ,  G11C7/08 ,  G11C7/12 ,  G11C8/08 ,  G11C11/419

Abstract: 本发明涉及集成电路技术领域，更具体的，涉及一种应用于低电压SRAM的自适应灵敏放大器电路，以及采用该种电路布局的灵敏放大器模组。本发明通过切换开关模块对位线BL/BLB与灵敏放大模块两输入端的连接关系进行调整，实现二者的正接或反接，使灵敏放大模块可以快速连续读出两个相反信号，以用于后续检错电路判断读出数据是否正确；相比于传统检错电路，本发明提升了检错延时，使检错时间大大提前。本发明在检错电路模块判定灵敏放大模块读出数据正确后，立即通过字线控制模块使作用于字线缓冲器WL_Buffer的使能信号EN降至低电平，从而关闭字线WL，使位线BL/BLB停止放电，即降低了位线BL/BLB放电时间，显著降低了SRAM的读功耗。

公开(公告)号：CN104464793B

公开(公告)日：2017-06-16

申请号：CN201410746948.1

申请日：2014-12-08

Applicant: 安徽大学

Inventor： 彭春雨 ,  李正平 ,  谭守标 ,  陶有武 ,  卢文娟 ,  闫锦龙 ,  周永亮 ,  陈军宁

IPC: G11C11/412 ,  G11C7/18

Abstract: 本发明公开了一种串行双端复制位线电路，当时钟信号有效时，由于时钟信号线CK直接连接到2N个放电单元RC的第一时钟信号端CK1上，因此与放电单元RC的第一位线信号端BL连接的第一复制位线RBL放电；随后，由于第一复制位线RBL通过第一反相器I1连接到2N个放电单元RC的第二时钟信号端CK2上，因此与放电单元RC的第二位线信号端BLB连接的第二复制位线RBLB放电，最后通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。本发明实施例能够提高SRAM时序产生电路工艺容忍能力，可以在不影响位线预充时间的情况下将工艺偏差降低为传统复制位线的1/2。

公开(公告)号：CN104464793A

公开(公告)日：2015-03-25

申请号：CN201410746948.1

申请日：2014-12-08

Applicant: 安徽大学

Inventor： 彭春雨 ,  李正平 ,  谭守标 ,  陶有武 ,  卢文娟 ,  闫锦龙 ,  周永亮 ,  陈军宁

IPC: G11C11/412 ,  G11C7/18

Abstract: 本发明公开了一种串行双端复制位线电路，当时钟信号有效时，由于时钟信号线CK直接连接到2N个放电单元RC的第一时钟信号端CK1上，因此与放电单元RC的第一位线信号端BL连接的第一复制位线RBL放电；随后，由于第一复制位线RBL通过第一反相器I1连接到2N个放电单元RC的第二时钟信号端CK2上，因此与放电单元RC的第二位线信号端BLB连接的第二复制位线RBLB放电，最后通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。本发明实施例能够提高SRAM时序产生电路工艺容忍能力，可以在不影响位线预充时间的情况下将工艺偏差降低为传统复制位线的1/2。

公开(公告)号：CN119446218B

公开(公告)日：2025-03-28

申请号：CN202510019409.6

申请日：2025-01-07

Applicant: 安徽大学

Inventor： 蔺智挺 ,  龙淼 ,  戴成虎 ,  李鑫 ,  周永亮 ,  彭春雨 ,  李志刚 ,  吴秀龙 ,  胡薇 ,  卢文娟

IPC: G11C11/4097

Abstract: 本申请涉及一种自启动位单元SRAM写辅助的电路结构、存储阵列和SRAM，其中，该电路结构包括：第一反相器和第二反相器，所述第一反相器的输入端与所述第一位线连接，所述第二反相器的输入端与所述第二位线连接；第一NMOS管和第二NMOS管，所述第一NMOS管的栅极与所述第一反相器的输出端连接，所述第一NMOS管的漏极与所述第一位线连接，所述第一NMOS管的源极接地，所述第二NMOS管的栅极与所述第二反相器的输出端连接，所述第二NMOS管的漏极与所述第二位线连接，所述第二NMOS管的源极接地。解决了目前存储阵列外围的写辅助电路会增加SRAM的电路布局难度以及大幅增加电路面积占用的问题。

公开(公告)号：CN119356640B

公开(公告)日：2025-03-04

申请号：CN202411918331.3

申请日：2024-12-25

Applicant: 安徽大学

Inventor： 刘玉 ,  楼扬 ,  毛康康 ,  蔺智挺 ,  吴秀龙 ,  李鑫 ,  戴成虎 ,  彭春雨 ,  卢文娟 ,  周永亮 ,  郝礼才 ,  胡薇 ,  李志刚

IPC: G06F7/544 ,  G06F7/575 ,  G06N3/065

Abstract: 本发明属于集成电路领域，具体涉及一种随机计算的CIM电路及适于机器学习训练的MAC运算电路，该电路包括：存算阵列、随机量化电路、以及外围电路。其中，存算阵列采用具有数据存储和逻辑运算功能的SRAM阵列。随机量化电路包括随机电压生成器、孪生比较器阵列、随机累加电路和转码电路。随机电压生成器生成随机电压，孪生比较器阵列利用随机电压生成SRAM阵列输出的运算结果的随机比特流，随机累加电路根据各个随机比特流在随机域内实现乘积结果的累加；转码电路将最终结果的随机比特流转码为对应的数值。本发明还引入转置设计来实现更高效的全并行操作。本发明解决了现有各类采用全加器的CIM电路存在的面积效率较低和功耗较高的问题。

公开(公告)号：CN119420360A

公开(公告)日：2025-02-11

申请号：CN202510011975.2

申请日：2025-01-06

Applicant: 安徽大学

Inventor： 周永亮 ,  孙迎雪 ,  仲静雪 ,  谭蔚喆 ,  彭春雨 ,  吴秀龙

IPC: H03M1/46

Abstract: 本申请涉及一种逐次逼近型模数转换器电路及其参考电压电路，其中，该逐次逼近型模数转换器电路包括：用于根据参考电压将模拟信号转化为数字信号的模数转换部分；用于向模数转换部分提供参考电压的参考电压电路，参考电压电路包括启动电路和运算放大器电路，启动电路的两个输出端分别连接运算放大器电路的两个输入端，运算放大器电路包括第七PMOS管、第十PMOS管、第十一PMOS管、第九NMOS管、第十二NMOS管、差分放大器和磁隧道结，第七PMOS管的栅极和第十PMOS管的栅极连接差分放大器的输出端，第九NMOS管的栅极和第十二NMOS管的栅极分别连接差分放大器的两个输入端。解决了目前逐次逼近型模数转换器电路中参考电压电路无法向模数转换器提供较为稳定的电压的问题。

公开(公告)号：CN119380767A

公开(公告)日：2025-01-28

申请号：CN202411512287.6

申请日：2024-10-28

Applicant: 安徽大学

Inventor： 蔺智挺 ,  李云昊 ,  吴秀龙 ,  彭春雨 ,  戴成虎 ,  赵强 ,  胡薇 ,  卢文娟 ,  李鑫 ,  郝礼才 ,  周永亮

IPC: G11C7/06 ,  G11C7/08 ,  G11C11/419 ,  H03F3/45

Abstract: 本发明属于集成电路领域，具体涉及一种全摆幅输入型灵敏放大器、模块及芯片。全摆幅输入型灵敏放大器包括输出电路和预充电路、自适应选通电路和失调抑制电路。输出电路采用反相交叉耦合的锁存电路，其中的锁存节点Q和QB作为量化结果的输出节点；预充电路由使能信号SAEN控制启动，并用于在比较前将输出节点拉高至等电位。自适应选通电路为每个输出节点和提供两条分别由NMOS管和PMOS管调控的放电路径，并针对不同摆幅的输入信号自适应选通对应的放电路径，进而实现对两个全摆幅输入信号进行比较。失调抑制电路用于在复位阶段将放电路径中对应位置的电位进行平衡。本发明克服了锁存器型灵敏放大器比较范围有限，失调电压过高的问题。

公开(公告)号：CN119356639A

公开(公告)日：2025-01-24

申请号：CN202411920531.2

申请日：2024-12-25

Applicant: 安徽大学

Inventor： 刘玉 ,  李昊 ,  贺鑫 ,  蔺智挺 ,  吴秀龙 ,  李鑫 ,  戴成虎 ,  彭春雨 ,  卢文娟 ,  周永亮 ,  郝礼才 ,  胡薇 ,  李志刚

IPC: G06F7/53 ,  G06F7/544 ,  G06N3/045 ,  G06N3/065

Abstract: 本发明属于集成电路领域，具体涉及一种带符号乘法电路、列级MAC电路、最大值寻找电路及芯片。带符号乘法电路包括数值运算单元和符号运算单元；数值运算单元由至少一个读写分离且具有读取双端口的SRAM单元构成。符号运算单元由三个与门和一个D触发器构成。符号位运算单元用于根据符号位的乘积将操作数的数值位传输到数值运算单元中，并完成数值位间的乘法运算。乘积结果最终体现在位线的放电状态上。利用多个带符号乘法电路可以构成列级MAC电路，将带符号乘法电路进行阵列化可以得到MAC结果的最大值寻找电路。本发明的最大值寻找电路可以解决了现有存内计算架构难以对带自注意力机制的神经网络运算任务进行加速的问题。

公开(公告)号：CN119028408B

公开(公告)日：2025-01-17

申请号：CN202411517037.1

申请日：2024-10-29

Applicant: 安徽大学

Inventor： 周永亮 ,  戴呈星 ,  杨盼 ,  仲静雪 ,  孙迎雪 ,  李鑫 ,  彭春雨 ,  吴秀龙

IPC: G11C16/26 ,  G11C16/30

Abstract: 本发明属于集成电路领域，具体涉及一种基于磁隧道结的温度自适应读写辅助电路及存储芯片。该方案将SRAM存储阵列中的每个存储单元的传输管全部采用FDSOI型晶体管，并由温度自适应读写辅助电路在电路执行读操作或写操作时，向存储阵列中的每个存储单元的传输管中的衬底输出一个随温度上升而上升的背栅偏置电压，其中，温度自适应读写辅助电路包括动态电压源和一个由MTJ和NMOS构成的读写辅助偏置电路；读写辅助偏置电路利用MTJ在高阻态下的温度特性，对动态电压源的输出进行分压，进而得到所需的背栅偏置电压。本发明克服了SRAM器件中温度漂移导致的读写访问速度不稳定以及漏电流影响正常数据读写的问题。