公开(公告)号：CN102831268B

公开(公告)日：2015-07-29

申请号：CN201210291806.1

申请日：2012-08-16

Applicant: 复旦大学

Inventor： 王伶俐 ,  周学功 ,  童家榕 ,  余超凡 ,  李兆彤 ,  杨文龙

IPC: G06F17/50

Abstract: 本发明属于电子设计自动化技术领域，具体为一种支持用户定制的可编程逻辑阵列版图快速生成方法。本发明方法步骤为：准备单元版图并且为单元版图建立配置文件；计算单元版图的规模大小；将单元子版图进行拼接；预留用户设定的版图形状。本发明基于已有的单元版图库，能够在快速生成任意指定规模的版图文件的同时使得所生成的版图性能接近人工定制生成的版图性能。本方法生成的版图主要特点在于：一是所生成的可编程逻辑阵列版图规模大小是可定制的，即用户能够指定版图的阵列规模大小；二是根据用户设定的版图形状要求，可以自动在版图上预留这些区域，便于在可编程逻辑阵列版图中嵌入其他IP核。

公开(公告)号：CN102708264B

公开(公告)日：2015-05-13

申请号：CN201210189713.8

申请日：2012-06-11

Applicant: 复旦大学

Inventor： 陈利光 ,  陈丽 ,  童家榕

IPC: G06F17/50

Abstract: 本发明属于可编程逻辑器件技术领域，具体为一种蜂窝状六边形的现场可编程逻辑阵列(FPGA)结构。本发明的FPGA阵列由六边形单元构成，基本逻辑单元结构为六边形，是一个完全对称结构，在阵列扩展时方便物理实现。可编程连线资源具有三轴结构，分布在3条对角线方向（0度、120度、240度），布线资源结构按照互联线的长度可以分为两倍线，五倍线和长线，二倍线和五倍线度的互联线都可以连接到相应距离的一个环的每个单元上，长线为点连接结构，分布在三个轴线方向，可以实现距离为12的直线连接。本发明互联结构环面连接特性，连线分布均匀，利用率高，速度快，有利于提高逻辑密度和时序性能。

公开(公告)号：CN102054056A

公开(公告)日：2011-05-11

申请号：CN200910198448.8

申请日：2009-11-06

Applicant: 复旦大学

Inventor： 王伶俐 ,  周学功 ,  童家榕 ,  刘智斌 ,  胡光喜

IPC: G06F17/50 ,  G01R31/3185

Abstract: 本发明属于电子技术领域，具体涉及一种现场可编程门阵列的抗辐射性能快速模拟方法。该方法提出了一种与具体硬件结构无关、基于权重的错误注入模型，用于准确模拟基于SRAM的FPGA抗辐射性能；同时提出了基于JTAG边界扫描技术和动态局部重配置技术的错误注入模拟平台。结合二者的错误注入系统不但具有良好的通用性，而且能更准确更高效地进行模拟，同时成本更低。

公开(公告)号：CN101197561B

公开(公告)日：2011-04-06

申请号：CN200710173288.2

申请日：2007-12-27

Applicant: 复旦大学

Inventor： 来金梅 ,  卢海舟 ,  王元 ,  童家榕

IPC: H03K3/01 ,  H03K3/037 ,  H03K19/173

Abstract: 本发明属于时序电路技术领域，具体为一种可多重配置的触发器电路。该电路由数据输入控制电路、同步复置位控制电路、时钟控制电路和触发器主体电路连接组成。并且可以根据功能的需要，配置成上升沿或者下降沿触发、同步或者异步、拥有置位端、清零端以及使能端的各类28种D触发器电路以及锁存器电路，供用户选择。

公开(公告)号：CN101246511B

公开(公告)日：2010-12-15

申请号：CN200810034035.1

申请日：2008-02-28

Applicant: 复旦大学

Inventor： 来金梅 ,  蔡丹 ,  童家榕

IPC: G06F17/50

Abstract: 本发明属于电子技术领域，具体为一种FPGA快速逻辑块映射方法。提出对可编程逻辑单元分层分类映射以降低算法的复杂度、引入匹配度系数以提高算法的性能，得到了一种高性能的快速FPGA逻辑块映射方法。实验数据表明，本发明的性能与传统的子图同构匹配映射算法相比提高了12.59％，算法复杂度大大降低，由O(mn)降至O(mn/2)，可广泛地应用于现代主流FPGA逻辑单元结构的映射，并极大地提高FPGA逻辑块映射模块在整个FPGACAD流程中的运行效率及算法可扩展性。这种高性能快速FPGA逻辑块映射方法还可以指导FPGA可编程逻辑单元硬件结构设计，使得硬件设计工程师在流片前的就可以预估可编程逻辑单元的结构优劣，大大缩短设计周期，提高新器件的设计成功率，节约设计成本。

公开(公告)号：CN101888240A

公开(公告)日：2010-11-17

申请号：CN200910050942.X

申请日：2009-05-11

Applicant: 复旦大学

Inventor： 王伶俐 ,  周学功 ,  来金梅 ,  童家榕

IPC: H03K19/177

Abstract: 本发明属于可编程器件结构技术领域，具体涉及一种现场可编程逻辑阵列(FPGA)的通用互连盒(GRB)结构。本发明GRB结构不仅提供了水平互连资源与垂直互连资源之间的连接，也提供了CLB/IOB同互连资源的连接以及CLB/IOB管脚之间的直接连接。与现有技术普遍使用的VPR工具所描述CB/SB布线结构以及CS-box结构相比，本通用开关盒能够更好地提高FPGA性能。实验结果表明，具有GRB结构的FPGA同CB/SB结构FPGA相比，在增加10.9％的开关使用情况下，能得到17.5％性能上的优化。

公开(公告)号：CN101881811A

公开(公告)日：2010-11-10

申请号：CN200910050875.1

申请日：2009-05-08

Applicant: 复旦大学

Inventor： 王伶俐 ,  童家榕 ,  陈更生 ,  代莉

IPC: G01R31/3185 ,  G01R31/02

Abstract: 本发明属于电子技术领域，具体涉及一种可编程逻辑器件互连资源的自动化故障遍历测试方法。本发明提出了一种自动生成与应用无关的测试配置集的方法，通过建立布线资源图，根据线网的走向动态设定各边的权重，利用改进的Kruskal算法自动生成测试配置集。对于FPGA不同的互连结构，该方法对互连资源中的开路和短路故障达到100％的覆盖率，且测试配置个数少，运行速度快，不依赖于特定的硬件结构。

公开(公告)号：CN100395762C

公开(公告)日：2008-06-18

申请号：CN200510110262.4

申请日：2005-11-10

Applicant: 复旦大学

Inventor： 童家榕 ,  王健 ,  温宇杰 ,  来金梅 ,  吴芳

IPC: G06F17/50

Abstract: 本发明属于版图自动生成技术领域，具体为一种可编程核版图自动生成方法。该方法包括：由可编程核的结构描述和基本单元库，生成四输入LUT、输入连接盒、输出连接盒以及开关盒，得到电路网表并以Verilog文件形式输出。然后按照从下往上、从左到右的顺序，基于重复单元采用O-Tree算法进行布图。再把编程点连接到最近的SRAM。结果以DEF文件形式输出，并将该文件导入到布线工具中进行布线，进而得到可编程核的版图。本发明方法可缩短系统开发时间，降低系统开发成本。

公开(公告)号：CN1558449A

公开(公告)日：2004-12-29

申请号：CN200410016239.4

申请日：2004-02-11

Applicant: 复旦大学

Inventor： 童家榕 ,  曾璇 ,  郭斌林 ,  汪宇

IPC: H01L27/04 ,  H01L21/822 ,  H03K19/177

Abstract: 本发明属电子电路设计技术领域，具体为一种可编程数模混合器件(FPMA)结构。它由可编程数字阵列、可编程模拟阵列、A/D以及D/A转换器、可编程数字和模拟I/O接口经电路连接组成。其中，数字阵列逻辑单元数为n×m个(2≤m，n≤100)，模拟阵列的可配置模拟单元为k个(4≤k≤50)；数模转换接口由放在每个可配置模拟单元内部的模数/数模转换器和方向选择器组成。本发明结构灵活通用，可满足自动控制、数据采集及实时控制等应用的需求。

公开(公告)号：CN1558353A

公开(公告)日：2004-12-29

申请号：CN200410016238.X

申请日：2004-02-11

Applicant: 复旦大学

Inventor： 童家榕 ,  曾璇 ,  侯慧

IPC: G06F17/50 ,  H01L27/04 ,  H03K19/177

Abstract: 本发明为一种新的可配置模拟单元(CAU)结构。它由编程可共享的电容阵列PSCA、模拟函数发生器AFG、高速模数/数模转换器ADC/DAC和方向选择器DS经电路连接构成。这种结构的CAU能实现大多数诸如增益放大、积分、滤波等线性以及一些非线性函数的功能。本发明具有实现功能多而灵活、占用芯片面积小的优点，可以适用于FPAA和FPMA的设计中。