公开(公告)号：CN102054056B

公开(公告)日：2012-11-14

申请号：CN200910198448.8

申请日：2009-11-06

Applicant: 复旦大学

Inventor： 王伶俐 ,  周学功 ,  童家榕 ,  刘智斌 ,  胡光喜

IPC: G06F17/50 ,  G01R31/3185

Abstract: 本发明属于电子技术领域，具体涉及一种现场可编程门阵列的抗辐射性能快速模拟方法。该方法提出了一种与具体硬件结构无关、基于权重的错误注入模型，用于准确模拟基于SRAM的FPGA抗辐射性能；同时提出了基于JTAG边界扫描技术和动态局部重配置技术的错误注入模拟平台。结合二者的错误注入系统不但具有良好的通用性，而且能更准确更高效地进行模拟，同时成本更低。

公开(公告)号：CN102054056A

公开(公告)日：2011-05-11

申请号：CN200910198448.8

申请日：2009-11-06

Applicant: 复旦大学

Inventor： 王伶俐 ,  周学功 ,  童家榕 ,  刘智斌 ,  胡光喜

IPC: G06F17/50 ,  G01R31/3185

Abstract: 本发明属于电子技术领域，具体涉及一种现场可编程门阵列的抗辐射性能快速模拟方法。该方法提出了一种与具体硬件结构无关、基于权重的错误注入模型，用于准确模拟基于SRAM的FPGA抗辐射性能；同时提出了基于JTAG边界扫描技术和动态局部重配置技术的错误注入模拟平台。结合二者的错误注入系统不但具有良好的通用性，而且能更准确更高效地进行模拟，同时成本更低。