公开(公告)号：CN109727946B

公开(公告)日：2022-07-01

申请号：CN201810306349.6

申请日：2018-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  蔡柏豪 ,  庄博尧 ,  许峯诚 ,  陈硕懋 ,  翁得期

IPC: H01L23/498 ,  H01L23/538

Abstract: 提供形成芯片封装体的方法。方法包括将芯片置于再布线结构上。再布线结构包括第一绝缘层与第一线路层，且第一线路层位于第一绝缘层中并电性连接至芯片。方法亦包括经由导电结构将中介基板接合至再布线结构。芯片位于中介基板与再布线结构之间。中介基板具有与再布线结构相邻的凹陷。芯片的第一部分位于凹陷中。中介基板包括基板与导电通孔结构，且导电通孔结构穿过基板并经由导电结构电性连接至第一线路层。

公开(公告)号：CN112466862A

公开(公告)日：2021-03-09

申请号：CN202010939696.X

申请日：2020-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈硕懋 ,  郑心圃 ,  许峯诚

IPC: H01L25/16 ,  H01L23/367 ,  H01L23/488 ,  H01L21/98 ,  H01L21/50 ,  H01L21/60

Abstract: 本公开实施例提供一种封装结构及其形成方法。封装结构包括封装基板及在封装基板上方的中介层基板。中介层基板具有面向封装基板的第一表面及与第一表面相对的第二表面。封装结构还包括设置在第一表面上的第一半导体装置及设置在第二表面上的第二半导体装置。导电结构设置在中介层基板与封装基板之间。第一半导体装置位于导电结构之间。第一半导体装置的第一侧与最相邻的导电结构相距一第一距离，以及第一半导体装置的第二侧与最相邻的导电结构相距一第二距离，第一侧相对于第二侧，并且第一距离大于第二距离。

公开(公告)号：CN112466861A

公开(公告)日：2021-03-09

申请号：CN202010935246.3

申请日：2020-09-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  许峯诚 ,  陈硕懋

IPC: H01L25/16 ,  H01L21/98

Abstract: 本公开一些实施例提供一种封装结构及其形成方法。封装结构包括封装基板、位于封装基板上方的中介层基板以及位于中介层基板上方的多个半导体装置。中介层基板还具有一或多个凹槽，以收容或容纳不被允许安装在中介层基板表面上的附加的半导体装置。凹槽使得整体封装结构更薄。一些收容在中介层基板的凹槽中的半导体装置也可以电连接到中介层基板及/或中介层基板上方的半导体装置，以改善整体封装结构的电性能。

公开(公告)号：CN110875206A

公开(公告)日：2020-03-10

申请号：CN201910782807.8

申请日：2019-08-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  林柏尧 ,  陈硕懋 ,  许峯诚 ,  林嘉祥

IPC: H01L21/56 ,  H01L23/498 ,  H01L23/31 ,  H01L25/07

Abstract: 本公开涉及封装结构形成方法。一种封装结构包括形成在基板上的第一再分布结构，并且第一再分布结构包括第一导电线、第二导电线以及在第一导电线与第二导电线之间的第一重叠导电线。第一导电线具有第一宽度，与第一导电线平行的第二导电线具有第二宽度，并且第一重叠导电线具有大于第一宽度和第二宽度的第三宽度。封装结构包括形成在第一再分布结构上方的第一封装单元，第一封装单元包括第一半导体裸片和第一裸片堆叠，并且第一半导体裸片具有与第一裸片堆叠不同的功能。

公开(公告)号：CN110828445A

公开(公告)日：2020-02-21

申请号：CN201910363164.3

申请日：2019-04-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 汪金华 ,  林柏尧 ,  许峯诚 ,  郑心圃 ,  林文益 ,  叶书伸

IPC: H01L25/18 ,  H01L23/31 ,  H01L23/367 ,  H01L23/488 ,  H01L23/482 ,  H01L21/60 ,  H01L21/48 ,  H01L21/56

Abstract: 本公开实施例提供一种半导体封装。半导体封装包括封装基板、第一芯片、第二芯片以及散热器。第一芯片及第二芯片安装于封装基板上，并且第一芯片的厚度与第二芯片的厚度不同。散热器贴附在第一芯片的顶部及第二芯片的顶部。其中，第一芯片上方的散热器的第一部分与第二芯片上方的散热器的第二部分具有相同的厚度。

公开(公告)号：CN109216304A

公开(公告)日：2019-01-15

申请号：CN201810373380.1

申请日：2018-04-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许峯诚 ,  郑心圃

IPC: H01L23/48 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56

Abstract: 本发明实施例提供一种半导体封装包括至少一个集成电路组件、粘胶材料、绝缘包封体、及重布线路结构。所述粘胶材料包封所述至少一个集成电路组件且具有第一表面及与所述第一表面相对的第二表面，其中所述至少一个集成电路组件被所述粘胶材料的所述第一表面暴露出，且所述第一表面的面积小于所述第二表面的面积。所述绝缘包封体包封所述粘胶材料，其中在所述粘胶材料与所述绝缘包封体之间具有界面。所述重布线路结构设置在所述至少一个集成电路组件、所述粘胶材料、及所述绝缘包封体上，其中所述重布线路结构电连接到所述至少一个集成电路组件。

公开(公告)号：CN109216203A

公开(公告)日：2019-01-15

申请号：CN201711210160.9

申请日：2017-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  陈硕懋 ,  许峯诚

IPC: H01L21/48 ,  H01L21/768

Abstract: 提供芯片封装结构的制造方法，此方法包含在载体基底上方形成第一介电层，第一介电层是连续的介电层且具有开口。此方法包含在第一介电层上方和在开口中形成第一布线层，第一介电层和第一布线层一起形成重分布结构，且重分布结构具有第一表面和第二表面。此方法包含在第一表面上方设置第一芯片和第一导电凸块，在第一表面上方形成第一模制层，以及移除载体基底。此方法还包含在第二表面上方设置第二芯片和第二导电凸块，以及在第二表面上方形成第二模制层。

公开(公告)号：CN108122875A

公开(公告)日：2018-06-05

申请号：CN201710163945.9

申请日：2017-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许峯诚 ,  郑心圃

IPC: H01L23/488 ,  H01L23/58

Abstract: 一种包括集成电路、介电层、多个连接端子及至少一个假导体的半导体装置。集成电路具有多个连接垫，且介电层配置于多个连接垫上并通过在介电层中界定的多个开口而局部地暴露出多个连接垫。多个连接端子配置于通过多个开口而暴露出的多个连接垫上。假导体配置于介电层上并与集成电路电性隔离。在多个连接端子与假导体之间存在实质性拓扑变化。