-
公开(公告)号：CN109815099A
公开(公告)日：2019-05-28
申请号：CN201811625181.1
申请日：2018-12-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/34
Abstract: 本发明涉及一种JESD204B控制器验证方法，包括步骤：(1-1)、建立从待验证JESD204B控制器发送端到基准接收模块的发送验证链路；(1-2)、建立从基准发送模块到待验证JESD204B控制器接收端的接收验证链路；(1-3)、进行链路层验证，验证待验证JESD204B控制器的链路码组同步、初始化通道对齐功能是否正确；(1-4)、进行传输层验证，验证待验证JESD204B控制器链路配置数据是否与JESD204B协议一致、采样数据与帧数据的映射功能是否正确；(2-1)、待逻辑功能仿真验证通过后，将待验证的JESD204B控制器发送端和接收端代码下载到发送验证系统对应的FPGA中，完成板级实测验证。本发明结合仿真和上板调试模拟JESD204B控制器应用条件，提高JESD204B控制器验证的完备性和准确性。
-
公开(公告)号：CN109581205A
公开(公告)日：2019-04-05
申请号：CN201811368434.1
申请日：2018-11-16
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/3167
Abstract: 一种高速数模转换电路单粒子瞬态效应评估方法及系统，(1)为待测高速数模电路配置码型，待测高速数模电路按照上述码型输出模拟信号；(2)采集上述模拟信号并转换成数字信号，通过上述数字信号判别测高速数模电路处于正常工作状态时，转步骤(3)；否则，从步骤(1)重新执行，直至工作状态正常；(3)对待测高速数模电路进行重离子试验，重新采集待测高速数模电路输出的模拟信号并进行模数转换，将转换得到的数字信号与步骤(1)中的码型进行比对，当二者的差值超出设定的阈值，则认为待测高速数模电路发生了单粒子瞬态效应；(4)在重离子试验期间，对待测高速数模电路的单粒子瞬态效应进行错误数统计；(5)计算待测高速数模电路在该重离子下的错误界面σT，利用σT完成电路单粒子瞬态效应的评估。
-
公开(公告)号：CN108322214A
公开(公告)日：2018-07-24
申请号：CN201810036978.1
申请日：2018-01-15
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明涉及一种无参考时钟输入的时钟和数据恢复电路，该电路包括高速采样器、二进制鉴相器、计数器、比较器、伪二进制搜索算法、数字滤波器、电压调整器、电流舵DAC和低相噪宽频率VCO。此时钟和数据恢复电路采用双环架构，首先通过粗调锁频环路进行频率快速锁定，保证采样时钟频率近似等于输入数据的速率。锁频环路调节完成后，电路进入精调锁相调节环路实现相位锁定，保证采样时钟沿处于数据的中间位置，以准确恢复出时钟和数据信息。此控制方式可实现宽速率范围工作，并不需外部参考时钟，具备较强的抖动容忍能力和快速的锁定能力。
-
公开(公告)号：CN108199698A
公开(公告)日：2018-06-22
申请号：CN201711332471.2
申请日：2017-12-13
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K3/037 , H03K19/003
Abstract: 本发明公开了一种双时钟抗单粒子锁存器电路，其具有两路时钟输入信号，由两路完全相同时钟信号分别控制数据逻辑电路以及具有冗余节点的存储结构，可确保发生在单元内部单粒子瞬态事件时，不会发生单粒子翻转事件。对于发生在单元外部芯片时钟网络上的单粒子瞬态事件时，则可在时钟网络上实现一对滤波器驱动多个双时钟抗单粒子锁存器的时钟树结构，可消除来自于单元外时钟网络上单粒子瞬态脉冲。本发明有效降低单元内、外任意时钟节点以及多个时钟节点上产生单粒子瞬态脉冲的概率，且应用本发明锁存器的集成电路，抗单粒子瞬态加固电路(晶体管数量)的引入数量上要远小于传统加固设计，具有功耗低、速度快、面积小的低开销特点。
-
公开(公告)号：CN104992723B
公开(公告)日：2017-12-01
申请号：CN201510320613.8
申请日：2015-06-11
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G11C11/413
Abstract: 本发明提供一种高可靠SRAM编译器控制电路，包括存储阵列、控制电路、灵敏放大器，该SRAM编译器控制电路结构相对固定，其组成在不同容量、位宽等条件下可以重用，在这些可复用单元的基础上，通过一定的拼接得到不同配置的SRAM电路，这就是SRAM的编译，在拼接基本单元时，SRAM的可靠性会随着SRAM容量的增大而下降，主要是因为随着容量的变大，SRAM在读操作时，经过相同的放电时间，被读取单元的两条位线之间的电压差不断缩小，本发明能够消除不同配置对于SRAM读出时位线之间电压差的影响，实现高可靠性。
-
Patent Agency Ranking
公开(公告)号：CN107085178A
公开(公告)日：2017-08-22
申请号：CN201710104221.7
申请日：2017-02-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Inventor： 赵元富 , 于春青 , 蔡一茂 , 范隆 , 郑宏超 , 陈茂鑫 , 岳素格 , 王亮 , 李建成 , 王煌伟 , 杜守刚 , 李哲 , 毕潇 , 姜柯 , 赵旭 , 穆里隆 , 关龙舟 , 李继华 , 简贵胄 , 初飞 , 喻贤坤 , 庄伟 , 刘亚丽 , 祝长民 , 王思聪 , 李月
IPC: G01R31/311 , G01J11/00
Abstract: 一种获取器件功能模块单粒子本征错误截面的方法，首先对器件功能模块进行划分，然后直接利用脉冲激光试验获取结构规则功能模块的本征错误截面，编制测试程序，获取每种测试程序下器件的应用错误截面以及各个功能模块的占空因子，根据各种测试程序下器件的应用错误截面公式进行方程组联立求解，得到各个结构不规则功能模块的本征错误截面。本发明方法能够获取集成电路中所有功能模块的本征错误截面，以直观反应每个功能模块的单粒子敏感性。
-
公开(公告)号：CN106783858A
公开(公告)日：2017-05-31
申请号：CN201611241186.5
申请日：2016-12-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L27/112 , H01L27/115 , G11C17/12
Abstract: 本发明公开了一种栅氧化层反熔丝PROM存储单元版图结构，包括：选择NMOS晶体管，第一存储NMOS晶体管、第二存储NMOS晶体管，衬底接触区域；选择NMOS晶体管包括：第一N注入源区、第一栅、第一N注入漏区、第一接触孔和第二接触孔；第一存储NMOS晶体管包括：第二N注入源区、第二栅、第二N注入漏区和第三接触孔；第二存储NMOS晶体管包括：第三N注入源区、第三栅、第三N注入漏区、第四接触孔；衬底接触区域包括：P注入有源区、第五接触孔和第六接触孔。本发明通过增加并联的存储晶体管，提高了存储单元的编程后等效电阻的一致性，保证了存储单元的可靠性，并通过P型衬底接触，增强了存储单元的抗单粒子闩锁能力。
-
公开(公告)号：CN119696571A
公开(公告)日：2025-03-25
申请号：CN202411668054.5
申请日：2024-11-21
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H03L7/087 , H03K19/173
Abstract: 本发明属于电子器件领域，具体涉及了一种抗SET加固的鉴频鉴相器，旨在解决现有的SET注入会改变PFD的输出逻辑状态，后级电路得到错误的相位差指示信号的问题。本发明包括：第一级单元的输出UP信号和输出DOWN信号作为输入控制逻辑的输入，输入控制逻辑输出四个指示信号；第一输出控制逻辑的输入为四个指示信号，输出为第一导通控制信号；第二级单元分别对UP信号和DOWN信号进行上升沿采样，输出两个指示信号；相位选择器的输入为参考时钟信号、反馈时钟信号和两个指示信号，其输出为第二输出控制逻辑的输入，第二输出控制逻辑输出第二导通控制信号。本发明在SET注入时不改变输出逻辑状态，后级得到正确的相位差指示信号。
-
公开(公告)号：CN114221297B
公开(公告)日：2025-03-07
申请号：CN202111435849.8
申请日：2021-11-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H02H5/04
Abstract: 本发明公开了一种使能控制的具有热滞回功能的过温保护电路，本发明电路包括启动电路、温度监测电路和输出级电路，采用使能信号控制电路的开启与关闭。启动电路用于使电路摆脱简并偏置点，温度监测电路监控芯片的温度，温度监测电路的输出与输出级电路连接，输出级电路输出过温控制信号，当芯片温度上升到过温开启阈值点时，过温控制信号发生跳变，控制芯片不再工作，从而使得芯片降温，同时，本发明电路还具有热滞回功能，当芯片温度下降到过温关断阈值点时，芯片重新正常工作，此外，本发明在温度监测电路中设计了电压反馈结构，防止过温控制信号跳变时发生热振荡现象，同时为电路产生了热滞回区间。
-
公开(公告)号：CN114187935B
公开(公告)日：2024-05-28
申请号：CN202111406637.7
申请日：2021-11-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种FLASH存储器灵敏放大电路，包含主灵敏放大电路、预充电电路、锁存电路和存储单元。本发明通过对灵敏放大器的锁存结构进行优化，提高了灵敏放大电路在读取锁存时的电压稳定性，在不影响读取速度和功耗的前提下降低了对前一级输出电压差的要求，从而提高了FLASH存储电路的读写准确性。
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.088 seconds)
