公开(公告)号：CN104579313B

公开(公告)日：2018-07-24

申请号：CN201410841843.4

申请日：2014-12-30

Applicant: 北京控制工程研究所

Inventor： 施蕾 ,  杨孟飞 ,  董暘暘 ,  刘波 ,  胡洪凯 ,  叶有时 ,  吴一帆 ,  孙强 ,  熊军 ,  夏冰冰

IPC: H03K19/177

Abstract: 本发明涉及一种基于配置帧的在轨SRAM型FPGA故障检测与修复方法，通过故障检测与修复系统实现，故障检测与修复系统包括主处理模块、配置帧回读模块、故障检测模块和配置帧纠错与恢复模块，本发明通过在高可靠芯片上实现的故障检测与修复系统，实现对SRAM型FPGA内部配置信息进行按帧的回读、校验及回写或改写，实现了配置信息帧级别的故障检测和修复，极大提高了FPGA因空间环境单粒子效应所引发的配置信息翻转问题的检测率和修复能力，为SRAM型FPGA提供了一种实现方式简单、资源消耗率低、无需软件支持的通用可靠性设计方法。

公开(公告)号：CN104063351B

公开(公告)日：2017-07-07

申请号：CN201410309228.9

申请日：2014-06-30

Applicant: 北京控制工程研究所

Inventor： 叶有时 ,  孙强 ,  赵玮 ,  赵卫华 ,  施蕾 ,  赵云富 ,  熊军 ,  刘波 ,  吴一帆 ,  杨桦 ,  张强

IPC: G06F13/40 ,  G06F5/16

Abstract: 本发明一种用于乒乓防冲突的高速复接器同步串行接口设计方法包括步骤如下：确定高速复接器同步串行通讯接口的发送字节数；高速复接器同步串行通讯接口接收外部输入的波门信号，进行输入波门与码元时钟相位关系调节，并对调节后的波门进行修正；根据修正后的波门和外部处理器访问的相对时延进行防冲突处理，调节数据发送时机；处理器读取高速复接器的状态寄存器，对乒乓总线访问进行冲突控制，实现乒乓缓冲区的控制切换；在处理器控制下和修正后的波门有效时，将乒乓数据缓冲区内数据转换为串行数据，并输出到高速复接器的数据线上。本发明通过上述冲突处理方法，提高了高速复接器同步串行接口通信的可靠性和稳定性。

公开(公告)号：CN106325767A

公开(公告)日：2017-01-11

申请号：CN201610677216.0

申请日：2016-08-16

Applicant: 北京控制工程研究所

Inventor： 施蕾 ,  李建朋 ,  周凯 ,  夏冰冰 ,  叶有时 ,  高瑛珂 ,  孙强 ,  武志忠

IPC: G06F3/06

CPC classification number: G06F3/0614 ,  G06F3/0658

Abstract: 一种基于时间参数拟合处理的异步数据存储方法，首先将目标原始数据预置异步存储单元中，获取目标数据后存储至异步存储单元中，并根据当前FPGA确定采集时刻点数量，然后对目标数据按照采集时刻点进行数据采集，得到采集时刻点确认集合，将采集时刻点确认集合中数据依次与异步存储单元预置的原始数据进行对比，得到每个采集时刻点的有效权重系数，最后根据有效权重系数选取得到适应的采集时刻点，控制外部控制算法处理模块进行数据采集、处理，完成处理数据存储。本发明解决了现有技术使用异步存储单元与其他功能模块进行数据交互时，数据采集输出响应时间易随外部环境变化的问题，为异步存储单元数据提供了高速、稳定、可靠的读取访问方法。

公开(公告)号：CN104461764B

公开(公告)日：2015-12-30

申请号：CN201410782611.6

申请日：2014-12-16

Applicant: 北京控制工程研究所

Inventor： 董暘暘 ,  施蕾 ,  杨孟飞 ,  胡洪凯 ,  叶有时 ,  赵云富 ,  冯丹 ,  刘波 ,  程照强 ,  张绍林 ,  刘鸿瑾 ,  张洪华

IPC: G06F11/10

Abstract: 本发明提供一种内置CRC校验码的FPGA配置文件生成方法，该方法包括如下步骤：以EDA工具生成的FPGA配置文件为基础，按照特征值读取配置文件中所包含的FPGA配置信息，并按帧计算其对应的CRC校验码；在配置文件中搜索空白区域；将计算得到的配置帧CRC校验码写入搜索得到的空白区即可完成内置CRC校验码的FPGA配置文件生成，本发明能充分利用原始FPGA配置文件中的空闲资源，在不带来额外软硬件开销的基础下实现FPGA校验信息和配置信息的同时同地存储，并且计算过程不依赖于特定的FPGA芯片物理结构，便于硬件资源有限的平台实现FPGA配置信息回读校验达成系统容错目的，具有广泛的应用前景。

公开(公告)号：CN104484238A

公开(公告)日：2015-04-01

申请号：CN201410783776.5

申请日：2014-12-16

Applicant: 北京控制工程研究所

Inventor： 叶有时 ,  杨孟飞 ,  孙强 ,  施蕾 ,  赵云富 ,  熊军 ,  董暘暘 ,  胡洪凯 ,  刘波 ,  吴一帆 ,  杨桦

IPC: G06F11/10

Abstract: 一种用于SRAM型FPGA配置刷新的CRC校验方法，通过对SRAM型FPGA配置文件格式、存储形式和故障模式的研究，采用对SRAM型FPGA回读配置帧实时计算与PROM内预先存储的CRC校验码比对的方式，提出并实现了一种用于SRAM型FPGA配置刷新的CRC校验方法。本发明方法采用CRC校验码的形式，实现了FPGA配置信息校验的器件无关性，同时设置了使能标志和获取标志，实现了不同速率、大数据量校验的应用需求，在回读过程中实时完成回读数据的CRC校验，达到了节省存储资源与处理时间的目的。另外本发明方法使用的基于查表的字节型CRC算法，进行资源独立划分和管理，快速高效，提升了运算速度和工作频率。

公开(公告)号：CN103036667A

公开(公告)日：2013-04-10

申请号：CN201210516499.2

申请日：2012-11-30

Applicant: 北京控制工程研究所

Inventor： 孙强 ,  施蕾 ,  田宇斌 ,  叶有时 ,  刘群 ,  刘波 ,  吴一帆

IPC: H04L7/00

CPC classification number: Y02D50/10

Abstract: 一种高速串行通讯接口自适应时序校准方法，采用FPGA实现，步骤如下：将高速串行通讯接口设定为校准模式；将高速串行通讯接口收到的串行数据转换为并行数据；调整采样时钟相位或采样延时，得到最佳采样点；将最佳采样点对高速串行通讯接口进行配置；高速串行通讯接口重新将接收到的串行数据转换为并行数据；将得到的并行数据与预设值进行比对，根据比对结果调整并行数据锁存时刻，使得高速串行通讯接口接收到的并行数据与预设值一致；将得到的数据锁存时刻结果对高速串行通讯接口进行配置；将高速串行通讯接口设定为传数模式。本发明实现简单并有效降低了功耗。