公开(公告)号：CN103178852B

公开(公告)日：2016-05-11

申请号：CN201310090302.8

申请日：2013-03-20

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 李婷 ,  胡刚毅 ,  李儒章 ,  王妍 ,  刘璐 ,  张勇 ,  王旭 ,  王育新 ,  付东兵 ,  陈光炳

IPC: H03M1/12

CPC classification number: H03M1/1255 ,  H03M1/167

Abstract: 本发明涉及一种高速采样前端电路，它包括MDAC采样网络、基准电压产生电路、比较器阵列、运算放大器、输出短接开关、占空比可调的时钟稳定电路、状态控制模块和反馈控制模块。该高速采样前端电路功耗低、采样率高和采样网络输入带宽高，MDAC采样网络和比较器阵列时间常数的精确匹配，大幅提高了采样网络的输入带宽。利用采样电容作为反馈电容和DAC运算电容，将运算放大器的反馈系数提高两倍以上，运放带宽要求降低50%，节省运算放大器功耗50%以上。采用占空比可调的时钟稳定电路，压缩采样时间，增加放大相时间，实现了采样频率的大幅度提升。仅需一个输入基准电压，降低了基准电压产生电路的设计复杂度。本发明可以广泛应用于流水线A/D转换器。

公开(公告)号：CN103197226B

公开(公告)日：2016-01-13

申请号：CN201310083765.1

申请日：2013-03-15

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 罗俊 ,  李晓红 ,  许斌 ,  邓永芳 ,  刘凡 ,  秦国林 ,  徐学良 ,  胡波 ,  王健安 ,  陈光炳

IPC: G01R31/28

Abstract: 本发明提供一种引线键合气密性封装模拟集成电路贮存寿命评估方法。该方法包括步骤：选取筛选合格的样品随机分为若干组；测试并计算一组样品内部的相对湿度及键合丝的键合强度平均值；利用恒定温度应力、温度循环和恒定湿热三组加速应力进行加速寿命试验，进行恒定湿热试验的样品应先开盖；每间隔一定时间检测样品的敏感参数；确定产品的敏感参数及其寿命分布类型，拟合得到分布参数；计算样品的平均寿命；根据不同应力条件下样品平均寿命计算加速模型的模型参数和加速因子；外推出样品实际贮存条件下的寿命。本发明方法的试验应力选择合理，监测参数全面，能准确地判别敏感参数，它主要应用于半导体模拟集成电路可靠性评估领域。

公开(公告)号：CN104796149A

公开(公告)日：2015-07-22

申请号：CN201510258874.1

申请日：2015-05-20

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 李婷 ,  胡刚毅 ,  蒋和全 ,  李儒章 ,  黄正波 ,  张勇 ,  陈光炳 ,  王育新 ,  付东兵

IPC: H03M1/38

CPC classification number: H03M1/468 ,  H03M1/0678 ,  H03M1/1061 ,  H03M1/1245 ,  H03M1/42 ,  H03M1/804

Abstract: 本发明提供一种高精度逐次逼近型模数转换器，包括冗余权重电容阵列、比较器、编码重建电路、权重存储电路和控制逻辑电路；冗余权重电容阵列在采样阶段采集输入电压，产生输出电压，以及在转换阶段根据比较器输出结果控制冗余权重电容阵列的相应权重电容实现电压加减运算，比较器比较冗余权重电容阵列的输出电压，编码重建电路根据比较器输出结果和权重存储电路中的电容权重，计算逐次逼近型模数转换器的输出码，权重存储电路存储电容权重，控制逻辑电路控制冗余权重电容阵列的采样和转换阶段。本发明还提供一种基于DNL的适于模数转换器的性能提升方法。本发明采用带有冗余权重的电容阵列，实现了电容失配误差的数字校正，提升了转换速度和线性度。

公开(公告)号：CN104363018A

公开(公告)日：2015-02-18

申请号：CN201410559185.X

申请日：2014-10-17

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 徐代果 ,  陈光炳 ,  王育新 ,  付东兵 ,  刘涛 ,  刘璐 ,  王旭 ,  石寒夫 ,  邓民明

IPC: H03M1/02

Abstract: 本发明涉及一种用于开关电容电路的高速高精度驱动器，属于模拟或数模混合集成电路驱动器技术领域。该驱动器包括一个高增益运算放大器单元，一个高精度快速建立控制模块；所述高增益运算放大器单元具体包括：一个提供高增益的差分运算放大器AMP，提供输出电流的PMOS管P0，提供尾电流的尾电流源N0；所述高精度快速建立控制模块具体包括：一个Flash结构的ADC，两个阻抗变换单元Z1和Z2和一个电容C1。本发明相对于传统结构具有更高的线性度性能，能够有效的满足高速高精度驱动器的要求，特别适用于模拟或者数模混合集成电路中开关电容电路驱动器的设计。

公开(公告)号：CN104270124A

公开(公告)日：2015-01-07

申请号：CN201410482378.X

申请日：2014-09-19

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 胡蓉彬 ,  朱璨 ,  王永禄 ,  张正平 ,  张磊 ,  高煜寒 ,  叶荣科 ,  陈光炳 ,  王育新 ,  付东兵

IPC: H03K5/13 ,  H03M1/54

CPC classification number: H03K5/135 ,  H03K2005/00078 ,  H03K2005/00163

Abstract: 本发明提供一种基于边沿相加的时钟延迟调节电路及其集成芯片，其中，时钟延迟调节电路包括时钟延迟单元，用于对从其输入端输入的时钟信号做相等间隔延迟，以得到至少三个间隔相等时间的延迟时钟信号并予以输出；权系数单元，用于根据其输入端输入的数字码生成与延迟时钟信号个数相同的权重信号并予以输出；边沿相加单元，用于接收延迟时钟信号和权重信号，并依据权重信号将延迟时钟信号做加权求和处理后予以输出，以得到具有与延迟时钟信号个数相同的连续时钟上升沿/连续时钟下降沿的新时钟信号；另外，还可将时钟延迟调节电路做成一种集成芯片。本发明很好地解决了现有时钟延迟调节电路调节精确低而无法满足高精确分时采样要求的问题。

公开(公告)号：CN102163977B

公开(公告)日：2014-04-02

申请号：CN201110060776.9

申请日：2011-03-14

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 张瑞涛 ,  余金山 ,  李煜璟 ,  张俊安 ,  付东兵 ,  李儒章 ,  陈光炳

IPC: H04B1/00 ,  H04L25/02

Abstract: 本发明涉及一种减小输出信号时域不连续的DDS调制系统。本发明的DDS调制系统引入3个缓冲逻辑、1个溢出自动检测逻辑、1个MUX开关和1个DEMUX开关。由于在输入选择路由逻辑输出的频率、相位、幅度控制字后分别加入由溢出自动检测逻辑控制的缓冲逻辑，实现了当频率、相位、幅度信号发生更新时，也不会立即影响DDS调制通路参数。因此，本发明可实现DDS调制系统参数只在特定通路状态下更新，从而大大减小了DDS调制系统输出信号在时域的不连续性，同时，本发明的DDS调制系统还具有抗干扰性。本发明电路可广泛应用于基于DDS方式的数字通信领域。

公开(公告)号：CN103532554A

公开(公告)日：2014-01-22

申请号：CN201310502617.9

申请日：2013-10-23

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 王妍 ,  王育新 ,  胡刚毅 ,  李婷 ,  刘涛 ,  陈光炳

IPC: H03M1/12 ,  G06F17/50

CPC classification number: G06F17/5072 ,  G06F17/50 ,  G06F17/5077 ,  H01G4/38 ,  H01G15/00 ,  H03M1/164 ,  H03M1/442

Abstract: 本发明提供了一种电容阵列版图设计方法，包括以下步骤：确定单位电容布线方式：使得单位电容的上极板连线和下极板连线相互平行；确定电容阵列布局：a、确定单边电容阵列版图的列数的最大值Mh，b、确定单边电容阵列中第一类至第K类电容在版图布局中的列数，c、对电容阵列中的电容进行布局；电容阵列布线：使得每一单位电容的上下极板连线的并行长度一致；以及对版图进行寄生参数提取，验证电容阵列版图设计是否满足匹配要求。本发明还提供了一种电容阵列。上述电容阵列及版图布局方法不仅消除了由寄生电容引起的电容比例失配误差，以使电容阵列匹配，而且操作简单方便。

公开(公告)号：CN102226989A

公开(公告)日：2011-10-26

申请号：CN201110161889.8

申请日：2011-06-16

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 崔伟 ,  谭开州 ,  张静 ,  徐世六 ,  张正璠 ,  杨永晖 ,  陈光炳 ,  徐学良 ,  王斌 ,  陈俊 ,  梁涛

IPC: H01L21/762 ,  H01L21/02 ,  B81C1/00

Abstract: 本发明涉及一种混合晶向硅衬底的制造方法。采用常规的硅硅晶片键合、光刻、腐蚀、常规外延、化学机械抛光和减薄工艺，就能制成混合晶向的硅衬底。只需使用一块掩膜版，无需淀积SiO2做为掩蔽层，不需做SPACER氧化和槽隔离。具有工艺简单、外延层生长速度稳定可控，材料表面平整、缺陷少等优点，具有高的压阻系数特性，对压力敏感。它适用于15～40V的高压模拟集成电路和MEMS器件的制造领域。

公开(公告)号：CN117559997A

公开(公告)日：2024-02-13

申请号：CN202311523440.0

申请日：2023-11-14

Applicant: 重庆吉芯科技有限公司 ,  中国电子科技集团公司第二十四研究所

Inventor： 黄琳清 ,  刘军 ,  李超 ,  付东兵 ,  王健安 ,  陈光炳 ,  朱璨 ,  杨卫东 ,  方桐 ,  马乾

IPC: H03M1/08 ,  H03M1/66

Abstract: 本发明公开了一种开关驱动电路，包括：差分信号生成子电路，用于将输入信号转换为同步的第一差分信号；差分信号转换子电路，用于基于交叉耦合的方式，对所述第一差分信号进行转换，得到第二差分信号，其中，所述第二差分信号的电压值小于所述第一差分信号的电压值；电流开关子电路，用于将所述第二差分数据由差分电压信号转化为差分电流信号。与现有技术相比，本发明在同等面积的情况下，能够提高数据切换的斜率，实现更低的交叉点，以及低摆幅输出，进而提高DAC的动态性能。

公开(公告)号：CN117559968A

公开(公告)日：2024-02-13

申请号：CN202311502454.4

申请日：2023-11-13

Applicant: 重庆吉芯科技有限公司 ,  中国电子科技集团公司第二十四研究所

Inventor： 李超 ,  李雪冰 ,  刘军 ,  马乾 ,  付东兵 ,  王健安 ,  陈光炳 ,  朱璨 ,  杨卫东 ,  黄琳清

IPC: H03K3/012 ,  H03K3/0233 ,  H03K3/78

Abstract: 本发明提供一种时钟吞脉冲电路及电子设备，时钟吞脉冲电路包括吞脉冲控制信号产生模块及吞脉冲模块，在吞脉冲模块中，对输入时钟信号进行两级反相处理，得到输出时钟信号，并在两级反相处理之间加入选择性上拉处理，选择性地将某一时段的电平拉高，再结合后级的反相处理，能有效消除吞掉输出时钟信号的部分脉冲；消除吞掉脉冲是结合上拉和反相实现的，不再是通过开关的直接关断以切断传输来实现的，基于上拉开关管的快速导通和反相器的整形作用，即使控制时钟信号的频率较高，输出时钟信号也不会产生毛刺；同时，时钟吞脉冲电路的整体拓扑结构及工作原理简单，这有效降低了高速时钟吞脉冲电路的设计难度。