公开(公告)号：CN118842546A

公开(公告)日：2024-10-25

申请号：CN202410814621.7

申请日：2024-06-24

Applicant: 重庆吉芯科技有限公司 ,  中国电子科技集团公司第二十四研究所

Inventor： 宛强 ,  付东兵 ,  王健安 ,  徐洋洋 ,  俞宙 ,  陈光炳

IPC: H04J3/06

Abstract: 本申请提供一种串行接口码组同步测试方法、装置、电子设备及介质，该方法包括获取同步信号和本地多帧时钟，根据同步信号在发送端和接收端建立同步连接，基于本地多帧时钟和预设字节符号确定字节检测区间和索引值，通过字节检测区间的字节符号、预设字节符号及索引值确定码组同步情况。本申请通过本地多帧时钟确定字节检测区间且增加索引值的判断条件，减少了码组同步的同步过程，加强了码组同步阶段的稳定性，大大减少重同步或失步的概率。

公开(公告)号：CN118764032A

公开(公告)日：2024-10-11

申请号：CN202410983363.5

申请日：2024-07-22

Applicant: 重庆吉芯科技有限公司 ,  中国电子科技集团公司第二十四研究所

Inventor： 张启龙 ,  罗永双 ,  万贤杰 ,  王友华 ,  朱璨 ,  付东兵 ,  俞宙 ,  王健安

IPC: H03M3/00 ,  H03K19/20

Abstract: 本申请公开了一种连续时间型Delta‑Sigma调制器，包括：积分器模块、量化器模块、DEM模块和DAC模块，积分器模块处理的信号送入量化器模块进行量化，量化器在量化后输出8位温度计控制码，温度计控制码输入DEM模块后在多级交换单元处理下进行置乱，置乱处理后的温度计控制码输出至四级反馈DAC控制其反馈电流；本发明通过DEM技术，即动态单元匹配技术，对DAC的失配进行整形，通过对控制DAC的信号进行处理从而改善其失配，综合考虑了功耗、面积和速度等方面，采用一阶整形的DEM技术对DAC的失配进行消除，有效地降低了反馈DAC的非线性失真，相较于其他技术成本更低，降低了电路的开销。

公开(公告)号：CN112272009B

公开(公告)日：2023-09-05

申请号：CN202011222942.6

申请日：2020-11-05

Applicant: 中国电子科技集团公司第二十四研究所 ,  重庆吉芯科技有限公司

Inventor： 臧剑栋 ,  罗璞 ,  刘军 ,  付东兵 ,  王健安 ,  陈光炳 ,  唐枋 ,  殷鹏

IPC: H03D7/14

Abstract: 本发明提出一种均衡器电路，包括：均衡器；采样器，用于对所述均衡器的输出信号进行采样，获取四相位时钟采样信号；时钟恢复电路，用于根据所述四相位时钟采样信号获取自适应相位控制信号，并根据所述自适应相位控制信号恢复四相位时钟，输出至所述采样器，控制所述采样器的采样；均衡器自适应电路，用于根据所述自适应相位控制信号生成增益控制信号，并将所述增益控制信号输出至所述均衡器，调节所述均衡器的增益，本发明可调节带宽，较少均衡器自适应的计算量，降低复杂度，保证速度。

公开(公告)号：CN115940951A

公开(公告)日：2023-04-07

申请号：CN202211737070.6

申请日：2022-12-31

Applicant: 中国电子科技集团公司第二十四研究所 ,  重庆吉芯科技有限公司

Inventor： 李婷 ,  李儒章 ,  张勇 ,  倪亚波 ,  陈超 ,  李梁 ,  余怀强 ,  付东兵 ,  王健安 ,  陈光炳

IPC: H03M1/10

Abstract: 本发明提供一种模数转换器的校准方法，所述方法包括步骤：对模数转换器进行初始性能测试及判断；若模数转换器的初始性能测试通过，则对模数转换器进行预修调及判断；若模数转换器的预修调通过，则对模数转换器进行误差提取，得到模数转换器中各级转换级的误差；根据各级转换级的误差，对模数转换器进行误差软修及测试；若模数转换器的误差软修测试通过，则根据各级转换级的误差，对模数转换器进行误差硬修及测试。对模数转换器进行误差提取时，提取得到模数转换器中各级转换级的误差，实现了模数转换器的多级、多误差提取；通过软修确认修调效果后再进行硬修固化误差补偿信息的方式，避免了修调失误，提升了修调成品率。

公开(公告)号：CN110289838B

公开(公告)日：2022-06-24

申请号：CN201910564951.4

申请日：2019-06-27

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 徐代果 ,  蒋和全 ,  李儒章 ,  王健安 ,  陈光炳 ,  付东兵 ,  王育新 ,  于晓权 ,  李梁

IPC: H03K5/24 ,  H03M1/12

Abstract: 本发明提供了一种比较器及模数转换器，所述比较器在传统预放大级的基础上引入了由开关、电容和开关控制逻辑组成的负载电容调整单元，电路结构非常简单，不会明显增加电路设计的开销；当比较器处于噪声敏感区域时，开关导通使得电容接入预放大级尾电流管漏极，在不降低预放大级带宽的情况下增加了输入管工作在饱和区的时间，降低了比较器的噪声，提升了比较器的精度；当比较器处于噪声不敏感区域或者复位阶段时，开关关断使得电容和预放大级尾电流管漏极断开，从而进一步提高了比较器的速度；同时，还引入了增益自举单元，形成了正反馈结构，增加了预放大级的增益和比较器速度；基于上述结构设计，降低了整个锁存器的静态功耗和时钟设计难度。

公开(公告)号：CN109245768B

公开(公告)日：2022-04-05

申请号：CN201811120077.7

申请日：2018-09-19

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 徐代果 ,  胡刚毅 ,  李儒章 ,  王健安 ,  陈光炳 ,  付东兵 ,  徐世六 ,  张正平

IPC: H03M1/12 ,  H03K17/51

Abstract: 本发明属于模拟或数模混合集成电路技术领域，具体为一种具有高精度采样开关的SAR ADC；所述SAR ADC包括两组采样电容阵列和以及比较器；差分输入信号Vin和Vip对应连接到比较器的两个输入端，正端采样电容阵列的采样极板通过正端采样开关与Vin连接；负端采样电容阵列的采样极板通过负端采样开关与Vip连接；比较器的输出端连接基准电压；本发明在采样开关栅极和采样极板之间引入了一个交叉耦合电容，由于正负端采样开关的栅压值是关于一个共模电压对称，使得在采样结束时，正负端两个采样极板之间的电压变化量相等，而且这个变化量不会随着采样信号的变化而变化，从而提高了整个ADC的采样精度。

公开(公告)号：CN109327209B

公开(公告)日：2021-03-12

申请号：CN201811078617.X

申请日：2018-09-17

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 陈玺 ,  沈晓峰 ,  黄兴发 ,  李梁 ,  徐鸣远 ,  王健安 ,  付东兵 ,  陈光炳

IPC: H03K5/00 ,  H03K5/22 ,  H03K17/687

Abstract: 本发明提供一种高速可再生比较器电路，包括：信号输入级，与输入端连接用于进行差分信号输入；锁存器，用于进行缓存并作为差分信号输出端；电流源，与所述信号输入级连接用于提供电源电压；快速通路，与所述输出端连接用于将输出端的电压差拉大并开启锁存器的正反馈网络；复位开关，所述复位开关包括第一复位开关和第二复位开关；本发明中的高速可再生比较器电路，可以大大减小可再生比较器电路的传输时延，在锁存阶段，通过时序的控制，断开了偏置电压，减少了比较器的功耗，本发明具有电路实现简单，可靠性高的优点。

公开(公告)号：CN111884656A

公开(公告)日：2020-11-03

申请号：CN202010788486.5

申请日：2020-08-07

Applicant: 中国电子科技集团公司第二十四研究所 ,  重庆吉芯科技有限公司

Inventor： 徐代果 ,  蒋和全 ,  李儒章 ,  王健安 ,  陈光炳 ,  付东兵 ,  王育新 ,  徐世六 ,  徐梓丞

IPC: H03M1/34

Abstract: 本发明提供了一种比较器及模数转换器，该比较器包括输入单元、负载单元、控制开关和调整单元，其中，输入单元的输入端接第一输入信号和第二输入信号，负载单元接输入单元，通过调整负载单元的增益调整对管的栅压来调整比较器的增益，调整单元接输入单元，根据控制开关的使能状态调整增益调整对管的栅压；本发明还提供了一种模数转换器，该比较器在失调消除状态下，增益较小，使得比较器的失调电压放大倍数小，在信号放大状态下，增益较大，使得比较器的输入差模信号放大倍数大，消除了比较器失调电压对比较器比较结果的影响，提升比较器速度，减小版图面积，明显消除了比较器的失调电压。

公开(公告)号：CN111865330A

公开(公告)日：2020-10-30

申请号：CN202010774991.4

申请日：2020-08-05

Applicant: 中国电子科技集团公司第二十四研究所 ,  重庆吉芯科技有限公司

Inventor： 臧剑栋 ,  丁一 ,  刘军 ,  付东兵 ,  王健安 ,  陈光炳 ,  唐枋 ,  殷鹏

IPC: H03M9/00

Abstract: 本发明公开了一种适用于JESD204B协议标准的高速并串转换电路，包括高速串行复接单元、两个第一复接单元、延时单元和第二复接单元，所述高速串行复接单元用于接收多路输入的并行数据，并通过并串转换将输入的多路并行数据转换为四路串行数据分别输出给两个第一复接单元，两个所述第一复接单元的输出端分别通过延时单元与第二复接单元电连接。本发明采用树形结构和串行结构结合的方式，将多比特的并行数据转化为串行数据，最高可将40bits的并行数据转化为1bit的串行数据，速率可高达10Gbps，提高了并行数据的处理能力，并大幅提高了输出串行数据的速率，实现高速数据的并串转换。

公开(公告)号：CN109194330B

公开(公告)日：2020-08-11

申请号：CN201810979069.1

申请日：2018-08-27

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 李婷 ,  胡刚毅 ,  李儒章 ,  张勇 ,  黄正波 ,  倪亚波 ,  黄兴发 ,  王健安 ,  陈光炳 ,  付东兵 ,  袁浚

IPC: H03M1/06

Abstract: 本发明提供一种缓冲电路及缓冲器，该缓冲电路包括：输入跟随电路，用于跟随第一输入信号的电压变化；输入跟随线性度提升电路，用于提升输入跟随电路的跟随线性度；第一电压自举电路，用于自举第一输入信号的电压；第二电压自举电路，用于自举第二输入信号的电压；第三电压自举电路，用于提供相应的静态工作点电压；补偿跟随电路，用于跟随补偿电压；补偿跟随线性度提升电路，用于提升补偿跟随电路的跟随线性度；第一负载，用于采集缓冲后的电压；偏置电路，用于为缓冲器提供偏置电流；偏置线性度提升电路，用于提升偏置电路的线性度；第二负载，用于产生非线性补偿电流。本发明采用上述缓冲电路提高了输入缓冲器的线性度和降低了其功耗。