-
公开(公告)号：CN103197226B
公开(公告)日：2016-01-13
申请号：CN201310083765.1
申请日：2013-03-15
Applicant: 中国电子科技集团公司第二十四研究所
IPC: G01R31/28
Abstract: 本发明提供一种引线键合气密性封装模拟集成电路贮存寿命评估方法。该方法包括步骤：选取筛选合格的样品随机分为若干组；测试并计算一组样品内部的相对湿度及键合丝的键合强度平均值；利用恒定温度应力、温度循环和恒定湿热三组加速应力进行加速寿命试验，进行恒定湿热试验的样品应先开盖；每间隔一定时间检测样品的敏感参数；确定产品的敏感参数及其寿命分布类型，拟合得到分布参数；计算样品的平均寿命；根据不同应力条件下样品平均寿命计算加速模型的模型参数和加速因子；外推出样品实际贮存条件下的寿命。本发明方法的试验应力选择合理，监测参数全面，能准确地判别敏感参数，它主要应用于半导体模拟集成电路可靠性评估领域。
-
Patent Agency Ranking
公开(公告)号：CN107046055B
公开(公告)日：2019-10-18
申请号：CN201710252802.5
申请日：2017-04-18
Applicant: 中国电子科技集团公司第二十四研究所
Inventor： 谭开洲 , 付强 , 唐昭焕 , 胡刚毅 , 许斌 , 陈光炳 , 王健安 , 王育新 , 张振宇 , 杨永晖 , 钟怡 , 刘勇 , 黄磊 , 王志宽 , 朱坤峰 , 陈文锁 , 邱盛
IPC: H01L29/06 , H01L29/861
Abstract: 本发明提供一种高压半导体介质耐压终端，包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区，在有源器件区的一侧开设有第一深槽，第一深槽垂直穿过外延层，进入到高掺杂半导体材料层，在第一深槽内的侧壁上形成有第一介质绝缘层，且在第一深槽内填充形成有半绝缘层；在外延层上垂直开设有进入到高掺杂半导体材料层的第二深槽，根据第二深槽与所述有源器件区的位置关系以及第二深槽的横向宽度与外延层的关联性，对高压半导体介质耐压终端进行设计，从而提高高压半导体介质耐压终端的耐压性能。
-
公开(公告)号：CN110164957A
公开(公告)日：2019-08-23
申请号：CN201910517136.2
申请日：2017-04-18
Applicant: 中国电子科技集团公司第二十四研究所
Inventor： 谭开洲 , 付强 , 唐昭焕 , 胡刚毅 , 许斌 , 陈光炳 , 王健安 , 王育新 , 张振宇 , 杨永晖 , 钟怡 , 刘勇 , 黄磊 , 王志宽 , 朱坤峰 , 陈文锁 , 邱盛
IPC: H01L29/06 , H01L29/861
Abstract: 本发明提供一种高压半导体介质耐压终端，包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区，在有源器件区的一侧开设有第一深槽，第一深槽垂直穿过外延层，进入到高掺杂半导体材料层，在第一深槽内的侧壁上形成有第一介质绝缘层，且在第一深槽内填充形成有半绝缘层；在外延层上垂直开设有进入到高掺杂半导体材料层的第二深槽，根据第二深槽与所述有源器件区的位置关系以及第二深槽的横向宽度与外延层的关联性，对高压半导体介质耐压终端进行设计，从而提高高压半导体介质耐压终端的耐压性能。
-
公开(公告)号：CN103197226A
公开(公告)日：2013-07-10
申请号：CN201310083765.1
申请日：2013-03-15
Applicant: 中国电子科技集团公司第二十四研究所
IPC: G01R31/28
Abstract: 本发明提供一种引线键合气密性封装模拟集成电路贮存寿命评估方法。该方法包括步骤：选取筛选合格的样品随机分为若干组；测试并计算一组样品内部的相对湿度及键合丝的键合强度平均值；利用恒定温度应力、温度循环和恒定湿热三组加速应力进行加速寿命试验，进行恒定湿热试验的样品应先开盖；每间隔一定时间检测样品的敏感参数；确定产品的敏感参数及其寿命分布类型，拟合得到分布参数；计算样品的平均寿命；根据不同应力条件下样品平均寿命计算加速模型的模型参数和加速因子；外推出样品实际贮存条件下的寿命。本发明方法的试验应力选择合理，监测参数全面，能准确地判别敏感参数，它主要应用于半导体模拟集成电路可靠性评估领域。
-
公开(公告)号：CN110164957B
公开(公告)日：2022-04-26
申请号：CN201910517136.2
申请日：2017-04-18
Applicant: 中国电子科技集团公司第二十四研究所
Inventor： 谭开洲 , 付强 , 唐昭焕 , 胡刚毅 , 许斌 , 陈光炳 , 王健安 , 王育新 , 张振宇 , 杨永晖 , 钟怡 , 刘勇 , 黄磊 , 王志宽 , 朱坤峰 , 陈文锁 , 邱盛
IPC: H01L29/06 , H01L29/861
Abstract: 本发明提供一种高压半导体介质耐压终端，包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区，在有源器件区的一侧开设有第一深槽，第一深槽垂直穿过外延层，进入到高掺杂半导体材料层，在第一深槽内的侧壁上形成有第一介质绝缘层，且在第一深槽内填充形成有半绝缘层；在外延层上垂直开设有进入到高掺杂半导体材料层的第二深槽，根据第二深槽与所述有源器件区的位置关系以及第二深槽的横向宽度与外延层的关联性，对高压半导体介质耐压终端进行设计，从而提高高压半导体介质耐压终端的耐压性能。
-
公开(公告)号：CN107046055A
公开(公告)日：2017-08-15
申请号：CN201710252802.5
申请日：2017-04-18
Applicant: 中国电子科技集团公司第二十四研究所
Inventor： 谭开洲 , 付强 , 唐昭焕 , 胡刚毅 , 许斌 , 陈光炳 , 王健安 , 王育新 , 张振宇 , 杨永晖 , 钟怡 , 刘勇 , 黄磊 , 王志宽 , 朱坤峰 , 陈文锁 , 邱盛
IPC: H01L29/06 , H01L29/861
Abstract: 本发明提供一种高压半导体介质耐压终端，包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区，在有源器件区的一侧开设有第一深槽，第一深槽垂直穿过外延层，进入到高掺杂半导体材料层，在第一深槽内的侧壁上形成有第一介质绝缘层，且在第一深槽内填充形成有半绝缘层；在外延层上垂直开设有进入到高掺杂半导体材料层的第二深槽，根据第二深槽与所述有源器件区的位置关系以及第二深槽的横向宽度与外延层的关联性，对高压半导体介质耐压终端进行设计，从而提高高压半导体介质耐压终端的耐压性能。
-
-
-
-
-
Search Results
6
records
(took 0.051 seconds)
