-
公开(公告)号：CN106970679B
公开(公告)日：2019-06-07
申请号：CN201710203560.0
申请日：2017-03-30
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明公开了一种基于时间‑数字转换器电路的多芯片同步结构，包括N个内置了时间‑数字转换器和时序调节模块的电路芯片，芯片包含：同步指示信号接收端，用于接收芯片外部输入的同步指示信号；同步指示信号输出端，用于输出经过芯片内部触发器进行时序重采样后的同步指示信号，所述触发器的采样频率与最高频率时钟的时序完全对齐；时间‑数字转换器，用于将两上输入信号的时序延时量化成数字量，输入信号IN1为该芯片外部输入的同步指示信号，输入信号IN2为经过该芯片内部触发器进行时序重采样后的同步指示信号；时序调节模块，用于根据输入的数字量对同步指示信号输出延时进行调节。本发明采用了菊花链结构，减轻了同步指示信号源的负载。
-
公开(公告)号：CN106027057B
公开(公告)日：2019-03-26
申请号：CN201610338082.X
申请日：2016-05-19
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03M1/66
Abstract: 本发明提供一种轨到轨电流输出开关，包括PMOS电流开关和NMOS电流开关，还包括第一BALUN和第二BALUN，PMOS电流开关和NMOS电流开关加相同的差分CMOS信号；PMOS电流开关将差分CMOS信号转换成第一差分电流信号，第一BALUN将第一差分电流信号转换成第一单端信号输出，PMOS电流开关完成地轨道输出；NMOS电流开关将差分CMOS信号转换成第二差分电流信号，第二BALUN将第二差分电流信号转换成第二单端信号输出，NMOS电流开关完成电源轨道输出。本发明提出一种新的电流开关结构，相对于原来的电流开关电路，本发明的电路输出摆幅更大，能实现轨到轨输出。
-
公开(公告)号：CN105827107A
公开(公告)日：2016-08-03
申请号：CN201610316683.0
申请日：2016-05-12
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H02M3/07
CPC classification number: H02M3/07
Abstract: 本发明提供一种电荷泵电路，包括产生电荷泵输出电压的电荷泵模块以及基准控制电路、偏置电压模块和误差运算放大器；基准控制电路的输出端连接误差运算放大器的正向输入端；基准控制电路，适于产生参考基准电压；误差运算放大器，适于比较参考基准电压与电荷泵输出电压的大小，根据比较结果增大或减小电荷泵模块与基准控制电路中上电流源；偏置电压模块，适于为基准控制电路与电荷模块中的下电流源提供偏置电压。不采用共源共栅结构的电流源，将开关管设于电流源关的源极，通过使用误差运算放大器提高了上下电流源的匹配度，使得电荷泵电路中的上下电流源的电流差异小于4%；在相同电源电压下，相比共源共栅电流源电荷泵，杂散改善了18dBc。
-
公开(公告)号：CN106026975B
公开(公告)日：2019-02-15
申请号：CN201610316909.7
申请日：2016-05-12
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种自偏置电路，包括：偏置单元，适于产生偏置电压输入至差分放大器电路，以维持所述差分放大器电路输入恒定的电流源；复制单元电路，适于复制与延迟单元中尾电流管中相同的偏置电流源，产生输出至差分放大器电路的激励信号；差分放大器电路，适于在恒定的电流源下，根据环形压控振荡器的控制电压和激励信号，输出可调节延迟单元尾电流管的栅极电压。通过偏置电路确保延迟单元输出摆幅随着控制电压的变化而变化，以维持延迟单元中对称负载的电流‑电压特性，利于消除动态噪声的一介分量。同时，通过不断调节延时单元中尾电流管的偏置电压，不仅可避免采用共源共栅结构来音质静态噪声，还可抵消有限输出阻抗的影响。
-
公开(公告)号：CN105932984B
公开(公告)日：2018-10-12
申请号：CN201610408372.7
申请日：2016-06-12
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种数字信号合成电路及级联数字信号合成电路，该数字信号合成电路包括选择信号产生通路、第一信号接收通路、第二信号接收通路和数据选择器，数据选择器用于根据选择信号产生通路产生的选择信号，对第一信号接收通路和第二信号接收通路输出的信号进行选择合成，选择信号的变化沿与第一信号接收通路和第二信号接收通路输出的信号的变化沿的时间间隔在预设的范围内。本发明通过增加选择信号产生通路来产生提供给数据选择器的选择信号，以使该选择信号的变化沿与该第一信号接收通路和第二信号接收通路输出的信号的变化沿的时间间隔在预设的范围内，可以避免数据选择器出现数据穿通，从而可以提高合成数据的稳定性和准确度。
-
Patent Agency Ranking
公开(公告)号：CN106026975A
公开(公告)日：2016-10-12
申请号：CN201610316909.7
申请日：2016-05-12
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种自偏置电路，包括：偏置单元，适于产生偏置电压输入至差分放大器电路，以维持所述差分放大器电路输入恒定的电流源；复制单元电路，适于复制与延迟单元中尾电流管中相同的偏置电流源，产生输出至差分放大器电路的激励信号；差分放大器电路，适于在恒定的电流源下，根据环形压控振荡器的控制电压和激励信号，输出可调节延迟单元尾电流管的栅极电压。通过偏置电路确保延迟单元输出摆幅随着控制电压的变化而变化，以维持延迟单元中对称负载的电流‑电压特性，利于消除动态噪声的一介分量。同时，通过不断调节延时单元中尾电流管的偏置电压，不仅可避免采用共源共栅结构来音质静态噪声，还可抵消有限输出阻抗的影响。
-
公开(公告)号：CN105846817A
公开(公告)日：2016-08-10
申请号：CN201610178787.X
申请日：2016-03-24
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03L7/089
CPC classification number: H03L7/0891
Abstract: 本发明公开了一种带增益控制的下采样型鉴相器及电荷泵电路，包括对压控振荡器输出的一对差分信号进行采样的两个采样保持电路，一个输出与参考信号互不交叠且脉冲宽度仅为参考信号周期的一部分的脉冲器；一个跨导型电荷泵。本发明中的跨导型电荷泵的上下开关均受到脉冲器的控制，开启时间保持一致，那么为了达到稳态，锁相环电路会自行调节参考信号对压控振荡器的采样点直到上下电流相等，这样一来，电流源失配不再重要，不再需要共源共栅结构的电流源，可以节省电压余度；也不再需要单位增益缓冲器来抑制电荷共享，简化了电路设计。
-
公开(公告)号：CN102163977B
公开(公告)日：2014-04-02
申请号：CN201110060776.9
申请日：2011-03-14
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明涉及一种减小输出信号时域不连续的DDS调制系统。本发明的DDS调制系统引入3个缓冲逻辑、1个溢出自动检测逻辑、1个MUX开关和1个DEMUX开关。由于在输入选择路由逻辑输出的频率、相位、幅度控制字后分别加入由溢出自动检测逻辑控制的缓冲逻辑，实现了当频率、相位、幅度信号发生更新时，也不会立即影响DDS调制通路参数。因此，本发明可实现DDS调制系统参数只在特定通路状态下更新，从而大大减小了DDS调制系统输出信号在时域的不连续性，同时，本发明的DDS调制系统还具有抗干扰性。本发明电路可广泛应用于基于DDS方式的数字通信领域。
-
公开(公告)号：CN106059573B
公开(公告)日：2019-03-29
申请号：CN201610369764.7
申请日：2016-05-30
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03L7/089
Abstract: 本发明提供一种减小电荷泵锁相环电路开关信号摆幅的电路和方法，其中，所述电路包括电源电路单元，提供一工作电源；第一负荷电路单元，连接于所述电源电路单元，用于接入所述工作电源形成第一回路；第二负荷电路单元，连接于所述电源电路单元，用于接入所述工作电源形成第二回路，所述第二负荷电路单元还包括开关信号接入端；所述开关信号接入端在接收到开关信号时，使所述第二回路导通/阻断来改变所述工作电源流入所述第一回路中电流的大小，本发明可以有效减小鉴相器电路中开关信号摆幅对，而且本发明所提供的电路结构更为简单，制造成本更低，效果显著。
-
公开(公告)号：CN106100635A
公开(公告)日：2016-11-09
申请号：CN201610335079.2
申请日：2016-05-19
Applicant: 中国电子科技集团公司第二十四研究所
CPC classification number: H03L7/18 , G06F17/5036
Abstract: 本发明提供一种锁相环时钟抖动的仿真方法及系统，适用于将锁相环内各个模块对应的噪声信息嵌入至电压域行为级模型，以获取锁相环的时钟抖动信号，该方法包括：步骤1，采用周斯稳态分析和周期性噪声分析处理锁相环内的各个模块，获取每个所述模块的时钟抖动信号；步骤2，使用Verilog‑A语言构建锁相环的行为级模型，对嵌入每个所述模块的时钟抖动信号进行仿真；步骤3，当行为级模型的锁相环锁定时，记录所述锁相环输出波形在预设时间内的周期长度信息；步骤4，计算周期长度信息的平均值和标准差，得到行为级模型锁相环的时钟抖动信号与相位的功率谱密度。本发明提高了锁相环时钟抖动的仿真的效率。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.052 seconds)
