宽带高速跟踪保持电路
    1.
    发明公开

    公开(公告)号:CN114221658A

    公开(公告)日:2022-03-22

    申请号:CN202111544031.X

    申请日:2021-12-16

    Abstract: 本发明提供一种宽带高速跟踪保持电路,其包括输入缓冲器、跟踪保持开关模块、输出缓冲器及时钟模块,基于增加串叠式放大单元和前馈辅助放大单元设计输入缓冲器,减小了共射电路三次谐波失真随频率增大指数增长的非线性,提高了线性度;基于跟随采样单元、时钟开关单元及箝位单元设计跟踪保持开关模块,在跟踪保持开关模块处于保持状态时,经由采样开关管的基极电阻,有效拉低了基极电位,并通过箝位单元将其基极电压固定为一固定值,减小了采样开关管的基座误差,提高了信号的建立时间,保证了信号带宽;通过采样延迟可调技术,基于多个时钟延迟单元及时钟选择单元设计时钟模块,得到延迟可灵活调节的时钟信号,有利于提高后级量化和比较精度。

    一种CMOS主从式采样保持电路

    公开(公告)号:CN104901699A

    公开(公告)日:2015-09-09

    申请号:CN201510351844.5

    申请日:2015-06-24

    CPC classification number: H03M1/54

    Abstract: 本发明提供一种CMOS主从式采样保持电路,包括输入缓冲放大器,接收和缓冲外部输入的模拟信号,并驱动主采样保持电路;主采样保持电路,采样保持输入缓冲放大器的输出信号,并输出第一采样信号;级间缓冲放大器,接收和缓冲第一采样信号,并驱动从采样保持电路;从采样保持电路,采样保持级间缓冲放大器的输出信号,并输出第二采样信号;时钟电路,接收外部时钟信号,产生一对非交叠的第一内部时钟信号和第二内部时钟信号,第一内部时钟信号用于给主采样保持电路提供时钟信号,第二内部时钟信号用于给从采样保持电路提供时钟信号。本发明中非交叠的第一和第二内部时钟信号分别给主从保持采样电路提供时钟信号,能够在整个时钟周期内保持信号不变。

    跟踪保持电路
    4.
    发明公开

    公开(公告)号:CN103916106A

    公开(公告)日:2014-07-09

    申请号:CN201410147761.X

    申请日:2014-04-14

    CPC classification number: H03K17/0822 G11C27/02 G11C27/024 G11C27/026

    Abstract: 一种跟踪保持电路,包括一输入缓冲放大器、一单位增益放大模块、一采样开关、一驱动三极管及一采样电容,所述输入缓冲放大器接收一输入信号,在跟踪阶段,所述采样开关电性连接所述驱动三极管的发射极,所述输入信号经由所述输入缓冲放大器的缓冲,所述单位增益放大模块的无扭曲放大,所述驱动三极管的驱动给所述采样电容充电,在所述采样开关从跟踪阶段向保持阶段转换的过程中,所述采样开关和所述驱动三极管的发射极之间的电连接被断开,所述采样开关所述驱动三极管的基极之间的电连接被连通,所述驱动三极管的基极电压被拉低直至所述驱动三极管截止,所述采样电容上的电荷将被保持使得信号被保持在所述采样电容上。

    输出共模电压稳定的开环放大器

    公开(公告)号:CN103414441A

    公开(公告)日:2013-11-27

    申请号:CN201310367077.8

    申请日:2013-08-21

    Abstract: 本发明涉及一种输出共模电压稳定的开环放大器,它包括一个主放大器单元和一个辅助放大器单元。与常规的输出共模电压稳定的负反馈放大器相比,本发明电路的主放大器在开环结构下差分输出共模电压稳定;主放大器差分输出端未采用共模反馈电路,减小了输出负载,提高了放大器的工作转换速度,在主放大器的动态指标SFDR超过70dB的情况下,模拟输入信号频率可以超过1GHz。本发明电路应用于动态性能要求较高的低压CMOS工艺电路中的超高速采样/保持电路领域。

    宽带高速跟踪保持电路
    6.
    发明授权

    公开(公告)号:CN114221658B

    公开(公告)日:2023-10-13

    申请号:CN202111544031.X

    申请日:2021-12-16

    Abstract: 本发明提供一种宽带高速跟踪保持电路,其包括输入缓冲器、跟踪保持开关模块、输出缓冲器及时钟模块,基于增加串叠式放大单元和前馈辅助放大单元设计输入缓冲器,减小了共射电路三次谐波失真随频率增大指数增长的非线性,提高了线性度;基于跟随采样单元、时钟开关单元及箝位单元设计跟踪保持开关模块,在跟踪保持开关模块处于保持状态时,经由采样开关管的基极电阻,有效拉低了基极电位,并通过箝位单元将其基极电压固定为一固定值,减小了采样开关管的基座误差,提高了信号的建立时间,保证了信号带宽;通过采样延迟可调技术,基于多个时钟延迟单元及时钟选择单元设计时钟模块,得到延迟可灵活调节的时钟信号,有利于提高后级量化和比较精度。

    一种电压转电流电路及装置

    公开(公告)号:CN107463201B

    公开(公告)日:2018-10-19

    申请号:CN201710652628.3

    申请日:2017-08-02

    Abstract: 本发明提供一种电压转电流电路,包括:第一放大器,用于接收差分电压信号的正相电压信号;第二放大器,其与所述第一放大器相连构成第一反馈环路,将所述正相电压信号转换为第一电流信号;第三放大器,用于接收差分电压信号的负相电压信号;第四放大器,其与所述第三放大器相连构成第二反馈环路,将所述负相电压信号转换为第二电流信号;第一电流镜,用于按比例复制所述第一电流信号,输出正相电流;第二电流镜,用于按比例复制所述第二电流信号,输出负相电流;其中,所述正相电流与负相电流合成差分电流。采用共源共栅放大器与共源放大器构成反馈回路,两个反馈回路使用相同电流源,使得输出的电流稳定于一恒定值,提高了线性度与精度。

    一种CMOS主从式采样保持电路

    公开(公告)号:CN104901699B

    公开(公告)日:2017-12-19

    申请号:CN201510351844.5

    申请日:2015-06-24

    CPC classification number: H03M1/54

    Abstract: 本发明提供一种CMOS主从式采样保持电路,包括输入缓冲放大器,接收和缓冲外部输入的模拟信号,并驱动主采样保持电路;主采样保持电路,采样保持输入缓冲放大器的输出信号,并输出第一采样信号;级间缓冲放大器,接收和缓冲第一采样信号,并驱动从采样保持电路;从采样保持电路,采样保持级间缓冲放大器的输出信号,并输出第二采样信号;时钟电路,接收外部时钟信号,产生一对非交叠的第一内部时钟信号和第二内部时钟信号,第一内部时钟信号用于给主采样保持电路提供时钟信号,第二内部时钟信号用于给从采样保持电路提供时钟信号。本发明中非交叠的第一和第二内部时钟信号分别给主从保持采样电路提供时钟信号,能够在整个时钟周期内保持信号不变。

    一种低压低功耗线型模拟开关

    公开(公告)号:CN104753511B

    公开(公告)日:2017-11-07

    申请号:CN201510185601.9

    申请日:2015-04-20

    Abstract: 本发明提供一种低压低功耗线型模拟开关,包括主开关晶体管、源极跟随器电路、功率晶体管、第一偏置电路、第二偏置电路、第一控制电路、第二控制电路、直流高压产生电路和内部开关信号产生电路。本发明提供的低压低功耗线型模拟开关,其工作状态分为导通态和断开态:在导通态输入信号无扭曲或者低扭曲地传输到输出信号,在断开态,断开输入信号与输出信号间的连接;并可通过外部输入开关信号,控制线型模拟开关处于导通态还是断开态。该线型模拟开关可由半导体深亚微米CMOS工艺制造,单一直流电源电压供电,可工作在极低的供电电压下,消耗极低的功耗。相比现有的自举开关,该线型模拟开关可长期工作在导通态,并且输入范围可达整个电源电压范围。

Patent Agency Ranking