公开(公告)号：CN108074984B

公开(公告)日：2023-09-05

申请号：CN201711128763.4

申请日：2017-11-15

Applicant: 三星电子株式会社

Inventor： 金锡勋 ,  李炫姃 ,  金坰喜 ,  金善政 ,  金真范 ,  慎一揆 ,  李承勋 ,  李峭蒑 ,  申东石

IPC: H01L29/78 ,  H01L29/08 ,  H01L29/36 ,  H01L21/336

Abstract: 提供了一种半导体器件，该半导体器件能够通过在源极/漏极区域中形成含碳的半导体图案来改善短沟道效应。该半导体器件包括：第一栅电极和第二栅电极，在鳍型图案上彼此间隔开；凹陷，形成在第一栅电极与第二栅电极之间的鳍型图案中；以及半导体图案，包括沿凹陷的轮廓形成的下半导体膜和在下半导体膜上的上半导体膜，其中下半导体膜包括顺序地形成在鳍型图案上的下外延层和上外延层，并且上外延层的碳浓度大于下外延层的碳浓度。

公开(公告)号：CN115528111A

公开(公告)日：2022-12-27

申请号：CN202210253468.6

申请日：2022-03-15

Applicant: 三星电子株式会社

Inventor： 郑秀珍 ,  金真范 ,  金茶惠 ,  张仁圭 ,  申东石

IPC: H01L29/78 ,  H01L23/48 ,  H01L23/522 ,  H01L23/528 ,  H01L29/08

Abstract: 公开了半导体装置，所述半导体装置包括：有源图案，位于基底上；源极/漏极图案，位于有源图案上；沟道图案，位于有源图案上，连接到源极/漏极图案，并且包括堆叠的半导体图案；栅电极，在第一方向上延伸并与沟道图案叠置；以及栅极绝缘层，位于栅电极与沟道图案之间。源极/漏极图案包括第一半导体层和第二半导体层，第一半导体层包括中心部分和边缘部分，中心部分包括与栅极绝缘层接触的第二外侧表面，边缘部分与中心部分的一侧相邻并且包括与栅极绝缘层接触的第一外侧表面。与第一外侧表面相比，第二外侧表面进一步朝向第二半导体层凹陷。

公开(公告)号：CN115295619A

公开(公告)日：2022-11-04

申请号：CN202210423953.3

申请日：2022-04-21

Applicant: 三星电子株式会社

Inventor： 金傔 ,  金真范 ,  金东宇 ,  申东石 ,  李商文 ,  李承勋

IPC: H01L29/417 ,  H01L29/08 ,  H01L27/088

Abstract: 一种半导体器件，包括：包含有源图案的基板、在有源图案上的沟道图案和源极/漏极图案、提供在沟道图案上并在第一方向上延伸的栅电极、以及联接到源极/漏极图案的有源接触。有源接触包括掩埋在源极/漏极图案中的掩埋部分以及在掩埋部分上的接触部分。掩埋部分包括提供在源极/漏极图案的下部中的扩展部分以及将接触部分连接到扩展部分的垂直延伸部分。

公开(公告)号：CN113889533A

公开(公告)日：2022-01-04

申请号：CN202110748137.5

申请日：2021-07-02

Applicant: 三星电子株式会社

Inventor： 金在文 ,  金茶惠 ,  金真范 ,  金傔 ,  金度希 ,  金东宇 ,  李承勋

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 一种半导体器件包括：包括鳍型有源区的衬底，鳍型有源区在第一方向上延伸；在鳍型有源区上的多个沟道层，多个沟道层包括在垂直于衬底的上表面的方向上彼此脱离直接接触的最上面的沟道层、最下面的沟道层和居间的沟道层；围绕多个沟道层并在与第一方向交叉的第二方向上延伸的栅电极；在多个沟道层和栅电极之间的栅极绝缘膜；以及电连接到多个沟道层的源极/漏极区。在沿第二方向截取的截面中，最上面的沟道层具有比居间的沟道层的宽度大的宽度。

公开(公告)号：CN113571581A

公开(公告)日：2021-10-29

申请号：CN202110106943.2

申请日：2021-01-26

Applicant: 三星电子株式会社

Inventor： 慎一揆 ,  金旻怡 ,  姜明吉 ,  金真范 ,  李承勋 ,  赵槿汇

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 公开了一种半导体器件，包括：衬底，包括第一区域和第二区域；第一有源图案，从第一区域向上延伸；第一超晶格图案，在第一有源图案上；第一有源鳍，居中设置在第一有源图案上；第一栅电极，设置在第一有源鳍上；以及第一源极/漏极图案，设置在第一有源鳍的相对侧和第一有源图案上。第一超晶格图案包括至少一个第一半导体层和至少一个第一含阻挡剂层，以及第一含阻挡剂层包括氧、碳、氟和氮中的至少一种。

公开(公告)号：CN112909074A

公开(公告)日：2021-06-04

申请号：CN202011282169.2

申请日：2020-11-16

Applicant: 三星电子株式会社

Inventor： 金傔 ,  金东宇 ,  李智惠 ,  金真范 ,  李商文 ,  李承勋

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/78 ,  H01L21/336

Abstract: 提供了一种半导体器件。半导体器件包括：半导体衬底上的有源区；有源区上的沟道区；在有源区上邻近沟道区的源极/漏极区；沟道区上与沟道区交叠的栅极结构；源极/漏极区上的接触结构；接触结构和栅极结构之间的栅极间隔物；以及围绕接触结构的侧表面的接触间隔物。源极/漏极区包括具有凹陷表面的第一外延区、以及第一外延区的凹陷表面上的第二外延区，并且第二外延区包括延伸部，延伸部在水平方向上从在竖直方向上与接触结构交叠的部分延伸，并且在竖直方向上与接触间隔物交叠。

公开(公告)号：CN110137137A

公开(公告)日：2019-08-16

申请号：CN201910103231.8

申请日：2019-02-01

Applicant: 三星电子株式会社

Inventor： 金锡勋 ,  金东明 ,  金真范 ,  李承勋 ,  李峭蒑 ,  李炫姃 ,  张星旭 ,  赵南奎 ,  崔珉姬

IPC: H01L21/8238 ,  H01L29/78

Abstract: 一种集成电路半导体器件包括：第一区域，具有第一有源图案，该第一有源图案具有第一突出部分和第一凹陷部分；以及第二区域，具有第二有源图案，该第二有源图案具有第二突出部分和第二凹陷部分。第一栅极图案在第一突出部分上。第二栅极图案在第二突出部分上。第一源极/漏极区域在第一有源图案的第一凹陷部分之一上且在第一栅极图案中的两个之间。第一源极/漏极区域在其上部具有第一增强外延层。第二源极/漏极区域在第二有源图案的第二凹陷部分之一上且在第二栅极图案中的两个之间。第二源极/漏极区域具有第二增强外延层，该第二增强外延层具有与第一增强外延层的第一外延生长表面不同地成形的外延生长表面。

公开(公告)号：CN107068537A

公开(公告)日：2017-08-18

申请号：CN201610978132.0

申请日：2016-11-07

Applicant: 三星电子株式会社

Inventor： 卓容奭 ,  朴起宽 ,  金真范 ,  具本荣 ,  朴起演 ,  李泰宗

IPC: H01L21/02 ,  H01L29/423 ,  C23C16/44

CPC classification number: H01L21/02126 ,  C23C16/30 ,  C23C16/36 ,  C23C16/45523 ,  C23C16/45529 ,  C23C16/45531 ,  C23C16/45542 ,  C23C16/50 ,  H01L21/02211 ,  H01L21/02219 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/28088 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/16 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/42392 ,  H01L29/4966 ,  H01L29/4983 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7851 ,  H01L29/78618 ,  H01L29/78651 ,  H01L29/78681 ,  H01L29/78684 ,  H01L29/78696 ,  H01L21/0214 ,  C23C16/44 ,  H01L21/0226 ,  H01L29/42364

Abstract: 本文中提供材料层、包括材料层的半导体器件、以及形成材料层和半导体器件的方法。形成SiOCN材料层的方法可包括：将硅源供应至基底上，将碳源供应至所述基底上，将氧源供应至所述基底上，将氮源供应至所述基底上，和将氢供应至所述基底上。当根据本发明构思的方法形成材料层时，可形成具有高的对湿蚀刻的耐受性和/或良好的电特性的材料层，并且所述材料层可甚至当在低温下实施所述方法时形成。

公开(公告)号：CN120050997A

公开(公告)日：2025-05-27

申请号：CN202411113347.7

申请日：2024-08-14

Applicant: 三星电子株式会社

Inventor： 赵仁海 ,  金真范 ,  梁锡 ,  韩秀彬

IPC: H10D84/85 ,  H10D84/03 ,  B82Y10/00

Abstract: 本发明构思的技术思想的半导体装置包括：第一晶体管，其包括在第一方向上延伸的第一沟道区域和接触第一沟道区域的第一源极/漏极区域；第二晶体管，其包括第二沟道区域和接触第二沟道区域的第二源极/漏极区域，该第二沟道区域在第一晶体管上，并且在垂直于第一方向的第二方向上与第一晶体管间隔开并在第一方向上延伸；伪层，其在第一晶体管下方；保护层，其在伪层下方，并且包括在第一方向上凹进的凹进部分；以及间隔件，其在凹进部分上。

公开(公告)号：CN119947085A

公开(公告)日：2025-05-06

申请号：CN202410930454.2

申请日：2024-07-11

Applicant: 三星电子株式会社

Inventor： 金真范 ,  南大镇 ,  朴孝真 ,  孙秀旼 ,  杨贵福 ,  李炅奎 ,  赵仁海

IPC: H10B12/00

Abstract: 公开了一种半导体器件，所述半导体器件包括：衬底，所述衬底包括器件隔离图案和有源区；位线，所述位线在所述衬底上在第一方向上延伸；半导体图案，所述半导体图案位于所述位线上；生长掩模层，所述生长掩模层位于所述位线上并具有与所述半导体图案接触的侧壁；字线，所述字线位于所述位线上并在与所述第一方向交叉的第二方向上延伸；以及栅极电介质图案，所述栅极电介质图案位于所述字线和所述半导体图案之间。所述生长掩模层的顶表面处于高于所述半导体图案的底表面的高度的高度处。