公开(公告)号：CN119947085A

公开(公告)日：2025-05-06

申请号：CN202410930454.2

申请日：2024-07-11

Applicant: 三星电子株式会社

Inventor： 金真范 ,  南大镇 ,  朴孝真 ,  孙秀旼 ,  杨贵福 ,  李炅奎 ,  赵仁海

IPC: H10B12/00

Abstract: 公开了一种半导体器件，所述半导体器件包括：衬底，所述衬底包括器件隔离图案和有源区；位线，所述位线在所述衬底上在第一方向上延伸；半导体图案，所述半导体图案位于所述位线上；生长掩模层，所述生长掩模层位于所述位线上并具有与所述半导体图案接触的侧壁；字线，所述字线位于所述位线上并在与所述第一方向交叉的第二方向上延伸；以及栅极电介质图案，所述栅极电介质图案位于所述字线和所述半导体图案之间。所述生长掩模层的顶表面处于高于所述半导体图案的底表面的高度的高度处。

公开(公告)号：CN119108397A

公开(公告)日：2024-12-10

申请号：CN202311832327.0

申请日：2023-12-28

Applicant: 三星电子株式会社

Inventor： 金真范 ,  杨贵福 ,  梁锡 ,  李商文 ,  张星旭 ,  张诚桓 ,  崔元熙

IPC: H01L27/092 ,  H01L23/48

Abstract: 提供了一种半导体装置，所述半导体装置包括：下图案层，包括第一半导体材料；第一导电类型掺杂图案层，设置在下图案层上并且包括掺杂有第一导电类型杂质的半导体材料；源极/漏极图案，设置在第一导电类型掺杂图案层上并且包括掺杂有不同于第一导电类型杂质的第二导电类型杂质的半导体材料；沟道图案，包括半导体图案，半导体图案连接在源极/漏极图案之间，彼此隔开地堆叠，并包括与第一半导体材料不同的第二半导体材料；以及栅极图案，设置在第一导电类型掺杂图案层上并在源极/漏极图案之间，并且围绕沟道图案。