公开(公告)号：CN110620150A

公开(公告)日：2019-12-27

申请号：CN201910412594.X

申请日：2019-05-17

Applicant: 三星电子株式会社

Inventor： 金东宇 ,  金度希 ,  金孝珍 ,  文康薰 ,  李始炯

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明提供了一种半导体器件，包括：多个有源鳍，所述多个有源鳍在衬底上；栅电极，所述栅电极与所述多个有源鳍交叉；以及源/漏极区，所述源/漏极区在所述多个有源鳍上，并在所述栅电极的第一侧和第二侧延伸。所述源/漏极区包括在所述多个有源鳍中一些上的多个下外延层。所述多个下外延层包含具有第一浓度的锗(Ge)。上外延层在所述多个下外延层上并且包含具有高于所述第一浓度的第二浓度的锗。所述多个下外延层具有凸的上表面，并且在所述有源鳍之间彼此连接。

公开(公告)号：CN117766395A

公开(公告)日：2024-03-26

申请号：CN202311215576.5

申请日：2023-09-20

Applicant: 三星电子株式会社

Inventor： 张诚桓 ,  金度希 ,  文平 ,  张星旭 ,  薛美娜

IPC: H01L21/336 ,  H01L29/78

Abstract: 在一种制造半导体器件的方法中，对衬底执行第一选择性外延生长(SEG)工艺以形成第一沟道。执行第一蚀刻工艺以形成穿过所述第一沟道和所述衬底的上部的第一凹陷。所述第一沟道的由所述第一凹陷暴露的侧壁相对于所述衬底的上表面倾斜。执行第二SEG工艺以在所述衬底的表面和所述第一沟道的由所述第一凹陷暴露的所述侧壁上形成第二沟道。形成栅极结构以填充所述第一凹陷。在所述衬底的与所述栅极结构相邻的上部处形成杂质区。

公开(公告)号：CN113889533A

公开(公告)日：2022-01-04

申请号：CN202110748137.5

申请日：2021-07-02

Applicant: 三星电子株式会社

Inventor： 金在文 ,  金茶惠 ,  金真范 ,  金傔 ,  金度希 ,  金东宇 ,  李承勋

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 一种半导体器件包括：包括鳍型有源区的衬底，鳍型有源区在第一方向上延伸；在鳍型有源区上的多个沟道层，多个沟道层包括在垂直于衬底的上表面的方向上彼此脱离直接接触的最上面的沟道层、最下面的沟道层和居间的沟道层；围绕多个沟道层并在与第一方向交叉的第二方向上延伸的栅电极；在多个沟道层和栅电极之间的栅极绝缘膜；以及电连接到多个沟道层的源极/漏极区。在沿第二方向截取的截面中，最上面的沟道层具有比居间的沟道层的宽度大的宽度。

公开(公告)号：CN110620150B

公开(公告)日：2024-08-16

申请号：CN201910412594.X

申请日：2019-05-17

Applicant: 三星电子株式会社

Inventor： 金东宇 ,  金度希 ,  金孝珍 ,  文康薰 ,  李始炯

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明提供了一种半导体器件，包括：多个有源鳍，所述多个有源鳍在衬底上；栅电极，所述栅电极与所述多个有源鳍交叉；以及源/漏极区，所述源/漏极区在所述多个有源鳍上，并在所述栅电极的第一侧和第二侧延伸。所述源/漏极区包括在所述多个有源鳍中一些上的多个下外延层。所述多个下外延层包含具有第一浓度的锗(Ge)。上外延层在所述多个下外延层上并且包含具有高于所述第一浓度的第二浓度的锗。所述多个下外延层具有凸的上表面，并且在所述有源鳍之间彼此连接。

公开(公告)号：CN116096073A

公开(公告)日：2023-05-09

申请号：CN202210882082.1

申请日：2022-07-26

Applicant: 三星电子株式会社

Inventor： 金度希 ,  张星旭 ,  洪思焕 ,  李公洙

IPC: H10B12/00 ,  H01L21/033

Abstract: 提供了图案形成方法和使用图案形成方法的半导体装置制造方法。所述图案形成方法包括：在基底上形成第一覆盖层；形成穿透基底的上部和第一覆盖层的凹槽，使得第一覆盖层的未穿透部分构成第一覆盖图案；形成覆盖所述凹槽的内侧壁的第二覆盖图案；和在所述凹槽中形成堆叠结构，使得堆叠结构包括交替地堆叠的第一堆叠图案和第二堆叠图案，并且第二覆盖图案在基底与堆叠结构的侧表面之间。

公开(公告)号：CN114823509A

公开(公告)日：2022-07-29

申请号：CN202111286592.4

申请日：2021-11-02

Applicant: 三星电子株式会社

Inventor： 金度希 ,  金傔 ,  金真范 ,  金在文 ,  李承勳

IPC: H01L21/8234 ,  H01L27/088

Abstract: 公开了一种集成电路(IC)装置。所述集成电路(IC)装置包括：鳍型有源区，在基底上沿第一横向方向延伸；栅极线，在鳍型有源区上沿第二横向方向延伸；绝缘间隔件，覆盖栅极线的侧壁；源极/漏极区，位于与栅极线相邻的位置处；金属硅化物膜，覆盖源极/漏极区的顶表面；以及源极/漏极接触件，在第一横向方向上与栅极线分开并且绝缘间隔件位于源极/漏极接触件与栅极线之间。源极/漏极接触件包括与金属硅化物膜的顶表面接触的底接触段和一体地连接到底接触段的上接触段。在第一横向方向上底接触段的宽度大于上接触段的至少一部分的宽度。

公开(公告)号：CN114122116A

公开(公告)日：2022-03-01

申请号：CN202110947599.X

申请日：2021-08-18

Applicant: 三星电子株式会社

Inventor： 金东宇 ,  金真范 ,  金傔 ,  金度希 ,  李承勳

IPC: H01L29/08 ,  H01L29/10 ,  H01L29/78

Abstract: 公开了一种半导体装置，所述半导体装置包括：有源区，在基底上沿第一方向延伸；沟道层，在有源区上彼此竖直间隔开；栅极结构，沿第二方向延伸并且与有源区相交，栅极结构围绕沟道层；源区/漏区，位于有源区上并且与沟道层接触；以及接触插塞，连接到源区/漏区，其中，源区/漏区包括：第一外延层，位于沟道层的侧表面上并且包括第一杂质；第二外延层，位于第一外延层上并且包括第一杂质和第二杂质；以及第三外延层，位于第二外延层上并且包括第一杂质，并且在水平剖视图中，第二外延层包括具有在第一方向上的沿着第二方向增大的厚度的外围部分。