公开(公告)号：CN113051100B

公开(公告)日：2024-05-17

申请号：CN202110366221.0

申请日：2020-06-01

Applicant: 长江存储科技有限责任公司

Inventor： 杜智超 ,  金耀允 ,  田野 ,  王颀

IPC: G06F11/10 ,  G11C29/42

Abstract: 本发明提供了一种闪存存储器及其错误比特计数检测系统，ECC控制模块将需要进行错误比特计数的逻辑块的逻辑地址发送至块标志电路，块标志电路对逻辑块的逻辑地址进行译码，获得与逻辑块的逻辑地址对应的物理地址，并将物理地址的地址标记信号发送至对应的错误比特模块，错误比特模块根据块标志电路发送的地址标记信号以及页缓存器输出的错误标记信号，对具有验证错误的存储单元进行计数，即本发明中按照ECC控制模块的逻辑块进行错误比特计数，提高了错误比特计数检测的准确性。

公开(公告)号：CN116052743A

公开(公告)日：2023-05-02

申请号：CN202310234748.7

申请日：2021-02-09

Applicant: 长江存储科技有限责任公司

Inventor： 王思远 ,  吴真用 ,  王瑜 ,  田野 ,  杜智超 ,  J·郭

IPC: G11C16/04 ,  G11C7/12 ,  G11C7/18 ,  G11C8/14

Abstract: 一种用于操作三维(3D)存储器件的方法包括：执行用于感测第一存储单元串的第一存储单元的第一读取操作；以及执行用于感测第二存储单元串的第二存储单元的后续第二读取操作。执行第一读取操作包括：向第一位线施加第一位线电压；以及在检测到第一存储单元的数据状态之后保持第一位线基本上不放电。

公开(公告)号：CN111599400A

公开(公告)日：2020-08-28

申请号：CN202010270212.7

申请日：2020-04-08

Applicant: 长江存储科技有限责任公司

Inventor： 王砚 ,  杜智超 ,  吴振勇 ,  王礼维 ,  田野 ,  陈腾

IPC: G11C29/10 ,  G11C29/12 ,  G11C29/14

Abstract: 本申请实施例公开了一种失败比特数统计方法及存储器设备，其中，所述方法包括：将第i次编程脉冲施加到存储器单元；在施加所述第i编程脉冲的过程中，执行以下操作：从第一锁存器读取第i-1次统计数据，所述第i-1统计数据为用于统计第i-1编程操作的失败比特数所需的数据；根据所述第i-1统计数据，执行所述第i-1编程操作的失败比特数统计操作；其中，i为大于1的整数。

公开(公告)号：CN118506834A

公开(公告)日：2024-08-16

申请号：CN202410648977.8

申请日：2021-06-30

Applicant: 长江存储科技有限责任公司

Inventor： 郭晓江 ,  汤强 ,  田野 ,  吴真用 ,  杜智超 ,  姜柯 ,  王瑜

IPC: G11C16/10 ,  G11C16/34

Abstract: 本发明提供一种对存储器进行编程的方法：以第一编程电压对存储器进行第一次编程；验证第一次编程结果；统计第一次编程失败位数，并以第二编程电压对存储器进行第二次编程，第二编程电压大于第一编程电压；判断第一次编程的失败位数是否小于第一预设值，若否，则验证第二次编程结果；统计第二次编程的失败位数，并判断第二次编程的失败位数是否小于第二预设值，若否，则再次进行编程，直至失败位数小于第二预设值，其中，第二预设值小于第一预设值。本发明将第一预设值设置为较大的容值，根据第一次编程的失败位数是否小于第一预设值而判断编程是否成功，若成功，则不需要再进行第二次编程结果的验证，大大缩短了编程时间，且保证存储器的可靠性。

公开(公告)号：CN111758131B

公开(公告)日：2022-03-15

申请号：CN202080001162.0

申请日：2020-05-19

Applicant: 长江存储科技有限责任公司

Inventor： 杜智超 ,  王瑜 ,  李海波 ,  姜柯 ,  田野

IPC: G11C16/10 ,  G11C16/30 ,  G11C16/34

Abstract: 一种用于存储器阵列的控制方法，该控制方法包括：在编程阶段中对存储器阵列的位单元进行编程；以及在放电阶段中对存储器阵列的位单元进行放电；其中，编程阶段包括：利用多个编程电压脉冲对存储器阵列的位单元进行编程；其中，放电阶段包括：隔离存储器阵列的位单元的选择线；以及生成对存储器阵列的位单元的编程电压脉冲；其中，编程阶段可以是在放电阶段之后通过暂停命令被暂停到暂停阶段的；其中，暂停命令是在多个编程电压脉冲中的一个编程电压脉冲期间接收的。

公开(公告)号：CN111599400B

公开(公告)日：2021-09-07

申请号：CN202010270212.7

申请日：2020-04-08

Applicant: 长江存储科技有限责任公司

Inventor： 王砚 ,  杜智超 ,  吴振勇 ,  王礼维 ,  田野 ,  陈腾

IPC: G11C29/10 ,  G11C29/12 ,  G11C29/14

Abstract: 本申请实施例公开了一种失败比特数统计方法及存储器设备，其中，所述方法包括：将第i次编程脉冲施加到存储器单元；在施加所述第i编程脉冲的过程中，执行以下操作：从第一锁存器读取第i‑1次统计数据，所述第i‑1统计数据为用于统计第i‑1编程操作的失败比特数所需的数据；根据所述第i‑1统计数据，执行所述第i‑1编程操作的失败比特数统计操作；其中，i为大于1的整数。

公开(公告)号：CN111638994A

公开(公告)日：2020-09-08

申请号：CN202010484571.2

申请日：2020-06-01

Applicant: 长江存储科技有限责任公司

Inventor： 杜智超 ,  金耀允 ,  田野 ,  王颀

IPC: G06F11/10 ,  G11C29/42

Abstract: 本发明提供了一种闪存存储器及其错误比特计数检测方法和系统，ECC控制模块将需要进行错误比特计数的逻辑块的逻辑地址发送至块标志电路，块标志电路对逻辑块的逻辑地址进行译码，获得与逻辑块的逻辑地址对应的物理地址，并将物理地址的地址标记信号发送至对应的错误比特模块，错误比特模块根据块标志电路发送的地址标记信号以及页缓存器输出的错误标记信号，对具有验证错误的存储单元进行计数，即本发明中按照ECC控制模块的逻辑块进行错误比特计数，提高了错误比特计数检测的准确性。