-
公开(公告)号：CN111459857B
公开(公告)日：2022-04-19
申请号：CN202010245080.2
申请日：2020-03-31
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种TCM控制器及数据缓存读取方法，根据第一次访问请求信号的地址从TCM中一次性取出与该地址对应的数据及与该地址连续的下一地址所对应的数据，同时获取两组数据，利用缓存设计对其中一组数据进行缓存，实现连续地址访问时，当连续访问地址与缓存地址相同，则直接从缓存中读取数据，第二次访问不通过访问TCM，而是通过访问缓存在寄存器中的数据，直接取到处理器中，将一次完整的连续读访问节省了2个周期的开销，在理想化的连续度访问中可以最大程度节省1/4的执行时间；适用于连续取值的操作，能大大提升访问效率，有效地提高了工作效率，降低芯片功耗，本发明能够实现对连续的读访问进行缓存，提高TCM控制器的访问速度，并提升处理器的访问效率。
-
公开(公告)号：CN111459857A
公开(公告)日：2020-07-28
申请号：CN202010245080.2
申请日：2020-03-31
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种TCM控制器及数据缓存读取方法，根据第一次访问请求信号的地址从TCM中一次性取出与该地址对应的数据及与该地址连续的下一地址所对应的数据，同时获取两组数据，利用缓存设计对其中一组数据进行缓存，实现连续地址访问时，当连续访问地址与缓存地址相同，则直接从缓存中读取数据，第二次访问不通过访问TCM，而是通过访问缓存在寄存器中的数据，直接取到处理器中，将一次完整的连续读访问节省了2个周期的开销，在理想化的连续度访问中可以最大程度节省1/4的执行时间；适用于连续取值的操作，能大大提升访问效率，有效地提高了工作效率，降低芯片功耗，本发明能够实现对连续的读访问进行缓存，提高TCM控制器的访问速度，并提升处理器的访问效率。
-
Patent Agency Ranking
公开(公告)号：CN109905308A
公开(公告)日：2019-06-18
申请号：CN201910252909.9
申请日：2019-03-29
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种混合型FlexRay总线网络拓扑结构的测试平台，该测试平台包括两个星型耦合器，由TJA1080A型有源星型耦合板搭建，所述TJA1080A型有源星型耦合板级联不超过六个FlexRay总线通信子网络进行联网通信，每个通信子网内部为无源星型网络拓扑结构、无源直线型网络拓扑结构、点对点网络拓扑结构、主动星型网络拓扑结构、级联的主动星型网络拓扑结构或者以上结构的任意结合。该测试平台为FlexRay总线的广泛应用推广尤其为单片FlexRay控制器的国产化道路提供先例和测试验证的平台，更为FlexRay总线作为未来新兴车载总线应用系统提供前期测试验证，节省成本、降低风险、缩短研制周期。
-
公开(公告)号：CN113992472B
公开(公告)日：2023-06-02
申请号：CN202111275674.9
申请日：2021-10-29
Applicant: 西安微电子技术研究所
IPC: H04L12/40
Abstract: 本发明公开了一种FlexRay总线IP核的工作方法及系统，本发明通过设置时钟复位模块、寄存器配置模块、宏节拍模块、偏差测量模块、纠正值计算模块、协议控制模块、接收控制模块、发送控制模块和存储控制模块，实现了FlexRay总线的寄存器配置，实现了宏节拍控制和周期控制，实现了对传输偏差值的测量，实现了对纠偏值的计算；实现了总线的协议控制，并实现了数据的发送和接收，并且本发明能够应用到FPGA中，也可以应用到专用ASIC电路中。
-
公开(公告)号：CN114666179A
公开(公告)日：2022-06-24
申请号：CN202111275675.3
申请日：2021-10-29
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种FlexRay总线纠偏值的计算方法，本发明能够对通道A、通道B以及通道A、B三种情况下的偏差值进行处理，计算该偏差值的rate纠偏值和offset纠偏值，并且均对计算进行了修正；本发明采用一种简单的方法，并结合递归的方法实现了容错中值算法；本发明的方法可以用于FPGA或者ASIC电路中。
-
公开(公告)号：CN109388344B
公开(公告)日：2022-02-11
申请号：CN201811151485.9
申请日：2018-09-29
Applicant: 西安微电子技术研究所
IPC: G06F3/06
Abstract: 本发明公开了一种基于带宽扩展交叉编址的双端口SRAM访问控制系统及方法，系统包括片内存储体、2个片选生成单元、交叉编址访问处理单元、数据对齐控制单元、数据拼接单元和容量可变缓存区，方法包括主机访问控制接口访问方法和多硬件访问控制接口的访问方法。通过片内存储体、数据对齐单元和交叉编址访问单元实现多块双端口SRAM同一时刻的并行访问节省了时间，实现了对片内存储体的紧致存储，达到了对存储空间最高效的利用，避免了同时访问冲突问题，最大化地保证了全系统的高效工作；同时，本发明设计结构简单清晰，控制灵活高效，多设备访问交叉编址通用性强，可变带宽访问便于移植，易于实施，可广泛应用于嵌入式系统芯片及专用集成电路中。
-
公开(公告)号：CN111651400A
公开(公告)日：2020-09-11
申请号：CN202010478887.0
申请日：2020-05-29
Applicant: 西安微电子技术研究所
IPC: G06F15/78 , G06F9/30 , G06F12/1081
Abstract: 本发明公开了一种具有匹配查询索引结构的存储空间访问方法及系统，包括：发起读写访问请求，所述访问请求包括请求编号和访问信号；根据所述访问编号，查询寄存器组中与所述访问编号相匹配的编号所对应的寄存器，并获取该寄存器中存储的匹配编号；根据获取的所述匹配编号，索引到所述匹配编号对应的索引寄存器，获取所述索引寄存器中存储的索引号，根据获取的所述索引号提取存储空间中与所述索引号对应的头域的偏移地址；根据提取的所述偏移地址和所述访问信号生成用于读写访问存储空间所需的控制信号；根据所述控制信号读写访问所述存储空间。本发明可精简主设备的访问接口，快速实现对目的空间的访问。
-
-
-
-
-
-
Search Results
27
records
(took 0.037 seconds)
