-
公开(公告)号：CN110890460B
公开(公告)日：2023-06-30
申请号：CN201811044897.2
申请日：2018-09-07
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种半导体元件及其制作方法，该制作半导体元件的方法主要先形成一磁性隧穿接面(magnetic tunneling junction,MTJ)于一基底上，然后形成一衬垫层于该MTJ上，去除部分衬垫层以形成一开口暴露该MTJ，之后再形成一导电层于开口内，其中导电层上表面切齐衬垫层上表面。
-
公开(公告)号：CN112447788A
公开(公告)日：2021-03-05
申请号：CN201910827096.1
申请日：2019-09-03
Applicant: 联华电子股份有限公司
IPC: H01L27/22
Abstract: 本发明公开一种磁阻式随机存取存储器，其中半导体元件主要包含一基底包含一磁性隧穿结(magnetic tunneling junction,MTJ)区域以及一逻辑区域；一第一MTJ设于该MTJ区域上；一第一金属内连线设于该逻辑区域上；以及一遮盖层由该第一MTJ一侧壁延伸至该第一金属内连线的一侧壁，其中设于该MTJ区域的该遮盖层以及设于该逻辑区域的该遮盖层包含不同厚度。
-
公开(公告)号：CN111384237A
公开(公告)日：2020-07-07
申请号：CN201811612412.5
申请日：2018-12-27
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一第一磁性隧穿结(magnetic tunneling junction,MTJ)于一基底上，然后形成一第一超低介电常数介电层于第一MTJ上，进行一第一蚀刻制作工艺去除部分第一超低介电常数介电层并形成一受损层于第一超低介电常数介电层上，再形成一第二超低介电常数介电层于该受损层上。
-
公开(公告)号：CN111106235A
公开(公告)日：2020-05-05
申请号：CN201811267036.0
申请日：2018-10-29
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种半导体元件及其制作方法，该制作半导体元件的方法为，首先形成一金属间介电层于一基底上，然后形成一金属内连线于金属间介电层内，形成一下电极层于金属间介电层上，其中下电极层包含一浓度梯度，形成一自由层于下电极层上，形成一上电极层于自由层上，再图案化该上电极层、该自由层以及该下电极层以形成一磁性隧穿接面(magnetic tunneling junction,MTJ)。
-
公开(公告)号：CN117425389A
公开(公告)日：2024-01-19
申请号：CN202311136495.6
申请日：2019-05-20
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，主要先形成一磁性隧道结(magnetic tunneling junction,MTJ)于一基底上，然后形成一第一衬垫层于该MTJ上，形成一第二衬垫层于该第一衬垫层上，形成一金属间介电层于该MTJ上，形成一金属内连线于该金属间介电层、该第二衬垫层以及该第一衬垫层内并电连接该MTJ，其中该第一衬垫层以及该第二衬垫层包含不同材料。
-
Patent Agency Ranking
公开(公告)号：CN116963582A
公开(公告)日：2023-10-27
申请号：CN202310732103.6
申请日：2018-10-29
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种半导体元件及其制作方法，该制作半导体元件的方法为，首先形成一金属间介电层于一基底上，然后形成一金属内连线于金属间介电层内，形成一下电极层于金属间介电层上，其中下电极层包含一浓度梯度，形成一自由层于下电极层上，形成一上电极层于自由层上，再图案化该上电极层、该自由层以及该下电极层以形成一磁性隧穿接面(magnetic tunneling junction,MTJ)。
-
公开(公告)号：CN112234139B
公开(公告)日：2023-09-29
申请号：CN201910634906.1
申请日：2019-07-15
Applicant: 联华电子股份有限公司
Inventor： 王慧琳 , 翁宸毅 , 谢晋阳 , 李怡慧 , 刘盈成 , 施易安 , 张境尹 , 曾奕铭 , 王裕平 , 林建廷 , 何坤展 , 邹宜勋 , 李昌珉 , 曾译苇 , 赖育聪 , 谢军
Abstract: 本发明公开一种磁阻式随机存取存储器及其制作方法，其中该磁阻式随机存储器包括下电极层，位于一基底上方、磁隧穿结叠层，位于该下电极层上方、以及上电极层，位于该磁隧穿结叠层上方，其中该上电极层的材料为氮化钛，该氮化钛中氮成分的比例从该上电极层的顶面往底面递减。
-
公开(公告)号：CN112447788B
公开(公告)日：2023-09-12
申请号：CN201910827096.1
申请日：2019-09-03
Applicant: 联华电子股份有限公司
IPC: H10B61/00
Abstract: 本发明公开一种磁阻式随机存取存储器，其中半导体元件主要包含一基底包含一磁性隧穿结(magnetic tunneling junction,MTJ)区域以及一逻辑区域；一第一MTJ设于该MTJ区域上；一第一金属内连线设于该逻辑区域上；以及一遮盖层由该第一MTJ一侧壁延伸至该第一金属内连线的一侧壁，其中设于该MTJ区域的该遮盖层以及设于该逻辑区域的该遮盖层包含不同厚度。
-
公开(公告)号：CN111106235B
公开(公告)日：2023-07-11
申请号：CN201811267036.0
申请日：2018-10-29
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种半导体元件及其制作方法，该制作半导体元件的方法为，首先形成一金属间介电层于一基底上，然后形成一金属内连线于金属间介电层内，形成一下电极层于金属间介电层上，其中下电极层包含一浓度梯度，形成一自由层于下电极层上，形成一上电极层于自由层上，再图案化该上电极层、该自由层以及该下电极层以形成一磁性隧穿接面(magnetic tunneling junction,MTJ)。
-
公开(公告)号：CN114335068A
公开(公告)日：2022-04-12
申请号：CN202011058791.5
申请日：2020-09-30
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一磁性隧穿结(magnetic tunneling junction,MTJ)于基底上的MRAM区域，然后形成一第一金属间介电层环绕MTJ，形成一图案化掩模于基底上的逻辑区域，进行氮化制作工艺将部分第一金属间介电层转换为一氮化层于MTJ上，形成第一金属内连线于逻辑区域上，形成一停止层于第一金属间介电层上，形成一第二金属间介电层于停止层上，再形成一第二金属内连线于第二金属间介电层内并连接MTJ。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.035 seconds)
