-
公开(公告)号：CN119833509A
公开(公告)日：2025-04-15
申请号：CN202311321412.0
申请日：2023-10-12
Applicant: 联华电子股份有限公司
IPC: H01L23/528 , H01L21/48
Abstract: 本发明公开了一种半导体装置以及其制作方法，其中该半导体装置包括装置层、设置在装置层之上的层间介电层、第一互连结构、第二互连结构以及第一介电层。层间介电层包括第一部分设置在第一装置区之上以及第二部分设置在第二装置区之上。第一部分的上表面在垂直方向上低于第二部分的上表面。第一互连结构包括多条第一导线部分位于第一部分中。第二互连结构包括多条第二导线位于第二部分中。第一介电层设置在第一部分上，第一介电层的一部分被夹设在相邻两条第一导线之间，且第一介电层的底表面在垂直方向上低于第二部分的上表面。
-
公开(公告)号：CN117133654A
公开(公告)日：2023-11-28
申请号：CN202210558734.6
申请日：2022-05-20
Applicant: 联华电子股份有限公司
IPC: H01L21/335 , H01L29/45 , H01L29/47
Abstract: 本发明公开一种半导体装置的制作方法，其包括下列步骤，在III‑V族化合物半导体层上形成栅极结构。通过退火制作工艺形成栅极硅化物层与源极/漏极硅化物层。栅极硅化物层形成在栅极结构上，源极/漏极硅化物层形成在III‑V族化合物半导体层上，且栅极硅化物层的材料组成不同于源极/漏极硅化物层的材料组成。
-
公开(公告)号：CN116960171A
公开(公告)日：2023-10-27
申请号：CN202210378793.5
申请日：2022-04-12
Applicant: 联华电子股份有限公司
IPC: H01L29/778 , H01L29/45 , H01L21/335
Abstract: 本发明公开一种半导体装置及其制造方法。半导体装置包括沟道层、在沟道层上的栅极元件、至少部分地嵌入沟道层中的多个源极/漏极元件。多个源极/漏极元件位于栅极元件的相对两侧。多个源极/漏极元件包括金属元件和下硅化物元件，下硅化物元件介于金属元件和沟道层之间。下硅化物元件具有小于2at％的氢含量。
-
公开(公告)号：CN114447023A
公开(公告)日：2022-05-06
申请号：CN202011203268.7
申请日：2020-11-02
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一磁性隧穿结(magnetic tunneling junction,MTJ)于基底上，然后形成一上电极于MTJ上，形成一金属间介电层环绕上电极及MTJ，形成一接触层于金属间介电层及MTJ上，再图案化接触层以形成一接触垫，其中接触垫设于上电极以及上电极一侧的金属间介电层上。
-
公开(公告)号：CN106960844A
公开(公告)日：2017-07-18
申请号：CN201610015488.4
申请日：2016-01-11
Applicant: 联华电子股份有限公司
IPC: H01L27/088 , H01L21/8232
CPC classification number: H01L21/7682 , H01L21/76805 , H01L21/76831 , H01L21/76895 , H01L23/5222 , H01L23/53295 , H01L23/535 , H01L2221/1063 , H01L27/088 , H01L21/8232
Abstract: 本发明公开一种半导体元件及其制作方法，该制作半导体元件的方法。首先提供一基底，然后形成一介电层于基底上，并形成一开口于介电层中且该介电层包含一受损层(damaged layer)设于开口旁。接着形成一介电保护层于开口内，形成一金属层于开口内，最后再去除受损层及介电保护层。
-
Patent Agency Ranking
公开(公告)号：CN119890180A
公开(公告)日：2025-04-25
申请号：CN202311384431.8
申请日：2023-10-24
Applicant: 联华电子股份有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 本发明公开一种半导体结构及其制作方法，其中该晶圆结构包括：衬底，其上具有预键合结构，其中，所述预键合结构包括覆盖所述衬底的中心区域的外介电层以及覆盖所述衬底的环形外围区域的环形吸收层，其中所述环形吸收层与所述外介电层邻接。
-
公开(公告)号：CN119495672A
公开(公告)日：2025-02-21
申请号：CN202311097024.9
申请日：2023-08-29
Applicant: 联华电子股份有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 本发明公开一种半导体装置及其形成方法，半导体装置包括第一介电层及第一导电结构。第一介电层包括一堆叠结构。堆叠结构包括一低介电常数介电层、一蚀刻停止层及位于低介电常数介电层与蚀刻停止层之间的一富碳介电层，其中，富碳介电层的碳含量超过15％。第一导电结构设置在第一介电层内。
-
公开(公告)号：CN118016662A
公开(公告)日：2024-05-10
申请号：CN202211404042.2
申请日：2022-11-10
Applicant: 联华电子股份有限公司
IPC: H01L27/06 , H01L27/144 , H10N39/00 , H01L21/82 , H01L21/8252
Abstract: 本发明公开一种整合制作工艺和结构，其中该结构包含一光电二极管和一高电子移动率晶体管，光电二极管包含一第一电极和一第二电极，第一电极接触一P型III‑V族半导体层，第二电极接触一N型III‑V族半导体层，高电子移动率晶体管包含一P型栅极设置在主动层上，一栅极电极设置在P型栅极，两个源极/漏极电极分别设置在P型栅极两侧，第一电极和P型III‑V族半导体层之间为肖特基接触、栅极电极和P型栅极之间为肖特基接触，第二电极和第一N型III‑V族半导体层之间为欧姆接触、源极/漏极电极和主动层之间为欧姆接触。
-
公开(公告)号：CN112086556B
公开(公告)日：2024-03-15
申请号：CN201910510900.3
申请日：2019-06-13
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种存储器单元及其形成方法，其中该存储器单元包含一第一导电线、一底电极、一纳米碳管层、一中间电极、一电阻层、一顶电极以及一第二导电线。第一导电线设置于一基底上。底电极设置于第一导电线上。纳米碳管层设置于底电极上。中间电极设置于纳米碳管层上，因而底电极、纳米碳管层以及中间电极构成一纳米管存储器部分。电阻层设置于中间电极上。顶电极设置于电阻层上，因而中间电极、电阻层以及顶电极构成一电阻存储器部分。第二导电线设置于顶电极上。
-
公开(公告)号：CN117133801A
公开(公告)日：2023-11-28
申请号：CN202210558816.0
申请日：2022-05-20
Applicant: 联华电子股份有限公司
IPC: H01L29/778 , H01L29/40 , H01L21/335
Abstract: 本发明公开一种具有场板结构的氮化镓元件及其制作方法，其中该具有场板结构的氮化镓元件的结构包含一基板、一栅极位于该基板上、一钝化层覆盖在该栅极上、一源极与一漏极位于该基板以及该钝化层上、一停止层位于该源极、该漏极以及该钝化层上、以及双镶嵌互连结构分别连接该源极与该漏极，其中该双镶嵌互连结构具有一位于该停止层下方的导孔件部位以及一位于该停止层上方的沟槽部位，该导孔件部位与该源极或该漏极连接，且其中一该双镶嵌互连结构的该沟槽部位向该漏极的方向水平延伸并与该栅极在垂直方向上重叠，如此作为氮化镓元件的场板结构。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.038 seconds)
