公开(公告)号：CN112234139A

公开(公告)日：2021-01-15

申请号：CN201910634906.1

申请日：2019-07-15

Applicant: 联华电子股份有限公司

Inventor： 王慧琳 ,  翁宸毅 ,  谢晋阳 ,  李怡慧 ,  刘盈成 ,  施易安 ,  张境尹 ,  曾奕铭 ,  王裕平 ,  林建廷 ,  何坤展 ,  邹宜勋 ,  李昌珉 ,  曾译苇 ,  赖育聪 ,  谢军

IPC: H01L43/08 ,  H01L43/02 ,  H01L27/22

Abstract: 本发明公开一种磁阻式随机存取存储器及其制作方法，其中该磁阻式随机存储器包括下电极层，位于一基底上方、磁隧穿结叠层，位于该下电极层上方、以及上电极层，位于该磁隧穿结叠层上方，其中该上电极层的材料为氮化钛，该氮化钛中氮成分的比例从该上电极层的顶面往底面递减。

公开(公告)号：CN111969103A

公开(公告)日：2020-11-20

申请号：CN201910418706.2

申请日：2019-05-20

Applicant: 联华电子股份有限公司

Inventor： 王慧琳 ,  翁宸毅 ,  曾译苇 ,  谢晋阳 ,  张境尹 ,  李怡慧 ,  刘盈成 ,  施易安 ,  曾奕铭 ,  王裕平

IPC: H01L43/08 ,  H01L43/12 ,  G11C11/16

Abstract: 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，主要先形成一磁性隧道结(magnetic tunneling junction,MTJ)于一基底上，然后形成一第一衬垫层于该MTJ上，形成一第二衬垫层于该第一衬垫层上，形成一金属间介电层于该MTJ上，形成一金属内连线于该金属间介电层、该第二衬垫层以及该第一衬垫层内并电连接该MTJ，其中该第一衬垫层以及该第二衬垫层包含不同材料。

公开(公告)号：CN106409830B

公开(公告)日：2020-05-05

申请号：CN201510445767.X

申请日：2015-07-27

Applicant: 联华电子股份有限公司

Inventor： 林昭宏 ,  许智凯 ,  冯立伟 ,  蔡世鸿 ,  林建廷 ,  郑志祥 ,  洪庆文 ,  吴家荣 ,  李怡慧 ,  刘盈成 ,  吴奕宽 ,  黄志森 ,  陈意维

IPC: H01L27/092 ,  H01L29/49 ,  H01L21/8238

Abstract: 本发明公开一种具有金属栅极的半导体元件及其制作方法，该具有金属栅极的半导体元件包含有一基底、一第一n型FET元件、以及一第二n型FET元件。该第一n型FET元件包含有一第一n型金属栅极，该第一n型金属栅极包含有一第三底部阻障层以及一n型功函数金属层，且该n型功函数金属层直接接触该第三底部阻障层。该第二n型FET元件包含有一第二n型金属栅极，该第二n型金属栅极包含有一第二底部阻障层、该n型功函数金属层、以及一第三p型功函数金属层，且该第三p型功函数金属层夹设于该第二底部阻障层与该n型功函数金属层之间。该第三p型功函数金属层与该第三底部阻障层包含相同材料。

公开(公告)号：CN107104051A

公开(公告)日：2017-08-29

申请号：CN201610096054.1

申请日：2016-02-22

Applicant: 联华电子股份有限公司

Inventor： 洪庆文 ,  吴家荣 ,  李怡慧 ,  刘盈成 ,  黄志森

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/768 ,  H01L29/78

CPC classification number: H01L29/45 ,  H01L21/26506 ,  H01L21/32053 ,  H01L21/76802 ,  H01L21/76877 ,  H01L23/535 ,  H01L29/0847 ,  H01L29/41791 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66568 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/785 ,  H01L29/66477 ,  H01L21/265 ,  H01L21/76859

Abstract: 本发明公开一种半导体元件以及其制作方法，其于形成了对应外延层的第一开孔之后再形成对应栅极结构的第二开孔，并第二开孔形成之后进行预先非晶化注入制作工艺以于外延层中形成非晶区，由此避免用以形成第二开孔的制作工艺影响到非晶区的状况。以本发明的制作方法形成的半导体元件包括接触结构设置与合金层。接触结构设置于第二开孔中以与金属栅极电连接，合金层设置于金属栅极上且设置于接触结构与金属栅极之间，且合金层包括金属栅极的材料的合金。

公开(公告)号：CN106409830A

公开(公告)日：2017-02-15

申请号：CN201510445767.X

申请日：2015-07-27

Applicant: 联华电子股份有限公司

Inventor： 林昭宏 ,  许智凯 ,  冯立伟 ,  蔡世鸿 ,  林建廷 ,  郑志祥 ,  洪庆文 ,  吴家荣 ,  李怡慧 ,  刘盈成 ,  吴奕宽 ,  黄志森 ,  陈意维

IPC: H01L27/092 ,  H01L29/49 ,  H01L21/8238

Abstract: 本发明公开一种具有金属栅极的半导体元件及其制作方法，该具有金属栅极的半导体元件包含有一基底、一第一n型FET元件、以及一第二n型FET元件。该第一n型FET元件包含有一第一n型金属栅极，该第一n型金属栅极包含有一第三底部阻障层以及一n型功函数金属层，且该n型功函数金属层直接接触该第三底部阻障层。该第二n型FET元件包含有一第二n型金属栅极，该第二n型金属栅极包含有一第二底部阻障层、该n型功函数金属层、以及一第三p型功函数金属层，且该第三p型功函数金属层夹设于该第二底部阻障层与该n型功函数金属层之间。该第三p型功函数金属层与该第三底部阻障层包含相同材料。