-
公开(公告)号：CN113270408B
公开(公告)日：2023-09-01
申请号：CN202011146335.6
申请日：2015-11-23
Applicant: 联华电子股份有限公司
IPC: H10B10/00 , H01L29/423 , H01L21/28
Abstract: 本发明公开一种避免电路短路的改良多晶硅虚置技术，其中本发明提供一种鳍状晶体管SRAM存储元件，以及制作上述元件的方法，可防止当部分金属接触件靠近相邻虚置边缘单元的虚置栅极时，电流在位单元的金属接触件之间通过虚置栅极所产生的短路现象。本发明一实施例，通过一经改良的栅极空槽图案，延伸邻近位单元的一或多个栅极空槽的长度，以在图案化栅极层的过程中，图案化并区段化靠近主动存储器单元的金属接触件的虚置栅极线。在另一实施例中，图案化栅极层的过程中，调整相邻主动存储器单元的一或多条虚置栅极之间的距离，使得位于虚置边缘单元内的虚置栅极远离主动存储器单元的金属接触件。
-
公开(公告)号：CN107104051B
公开(公告)日：2021-06-29
申请号：CN201610096054.1
申请日：2016-02-22
Applicant: 联华电子股份有限公司
IPC: H01L21/336 , H01L21/265 , H01L21/768 , H01L29/78
Abstract: 本发明公开一种半导体元件以及其制作方法，其于形成了对应外延层的第一开孔之后再形成对应栅极结构的第二开孔，并第二开孔形成之后进行预先非晶化注入制作工艺以于外延层中形成非晶区，由此避免用以形成第二开孔的制作工艺影响到非晶区的状况。以本发明的制作方法形成的半导体元件包括接触结构设置与合金层。接触结构设置于第二开孔中以与金属栅极电连接，合金层设置于金属栅极上且设置于接触结构与金属栅极之间，且合金层包括金属栅极的材料的合金。
-
公开(公告)号：CN105470293B
公开(公告)日：2020-06-02
申请号：CN201410430805.X
申请日：2014-08-28
Applicant: 联华电子股份有限公司
IPC: H01L29/778 , H01L21/335
Abstract: 本发明公开一种半导体元件及其制作方法，该半导体元件包含一基底、一第一金属栅极设于基底上、一第一硬掩模设于第一金属栅极上、一层间介电层设于第一金属栅极上并环绕该第一金属栅极以及一图案化的金属层镶嵌于层间介电层中，其中图案化的金属层的上表面低于第一硬掩模的上表面。
-
公开(公告)号：CN105470293A
公开(公告)日：2016-04-06
申请号：CN201410430805.X
申请日：2014-08-28
Applicant: 联华电子股份有限公司
IPC: H01L29/778 , H01L21/335
Abstract: 本发明公开一种半导体元件及其制作方法，该半导体元件包含一基底、一第一金属栅极设于基底上、一第一硬掩模设于第一金属栅极上、一层间介电层设于第一金属栅极上并环绕该第一金属栅极以及一图案化的金属层镶嵌于层间介电层中，其中图案化的金属层的上表面低于第一硬掩模的上表面。
-
公开(公告)号：CN104051614A
公开(公告)日：2014-09-17
申请号：CN201310082552.7
申请日：2013-03-15
Applicant: 联华电子股份有限公司
IPC: H01L45/00
Abstract: 本发明公开一种埋入式电阻，其包含有一第一层间介电层、一盖层、一电阻层以及一盖膜。第一层间介电层位于一基底上。盖层位于第一层间介电层上，其中盖层具有一沟槽。电阻层顺应覆盖沟槽，因而具有一U型的剖面结构。盖膜位于沟槽中以及电阻层上；或者，一种埋入式电阻，包含有一第一层间介电层、一盖层以及一块状电阻层。第一层间介电层位于一基底上。盖层位于第一层间介电层上，其中盖层具有一沟槽。块状电阻层位于沟槽中。
-
Patent Agency Ranking
公开(公告)号：CN103855077A
公开(公告)日：2014-06-11
申请号：CN201210517708.5
申请日：2012-12-05
Applicant: 联华电子股份有限公司
IPC: H01L21/768 , H01L23/528
CPC classification number: H01L21/76897 , H01L23/5283 , H01L2221/1068
Abstract: 本发明公开一种具有接触插栓的半导体结构及其形成方法，其半导体结构包含一基底、一晶体管、一第一内层介电层、一第二内层介电层、一第一接触插栓、一第二接触插栓以及一第三接触插栓。晶体管设置在基底上，且包含一栅极以及一源极/漏极区。第一内层介电层设置在晶体管上。第一接触插栓设置在第一内层介电层中，且其顶面高于该栅极的一顶面。第二内层介电层设置于第一内层介电层上。第二接触插栓于第二内层介电层中以电连接该第一接触插栓。第三接触插栓设于第一内层介电层以及第二内层介电层中以电连接栅极。
-
公开(公告)号：CN103378007A
公开(公告)日：2013-10-30
申请号：CN201210126955.2
申请日：2012-04-26
Applicant: 联华电子股份有限公司
IPC: H01L21/8238 , H01L21/336
Abstract: 本发明公开一种半导体元件的制作方法。首先，提供位于基材上的栅极结构，以及位于栅极结构上的第一氮化物材料层。其次，进行一保护步骤，而在含氧环境下改质该第一氮化物材料层。然后，在基材上形成第二材料层。继续，在保护步骤后进行一移除步骤，而在实质上不削减经改质的第一氮化物材料层的条件下，移除第二氮化物材料层。
-
公开(公告)号：CN113284892A
公开(公告)日：2021-08-20
申请号：CN202110417853.5
申请日：2014-08-04
Applicant: 联华电子股份有限公司
IPC: H01L27/088 , H01L29/78 , H01L29/45 , H01L21/8234 , H01L21/336 , H01L21/285
Abstract: 本发明公开一种半导体元件及其制作方法，其中该半导体元件主要包含鳍状结构设于基底上、浅沟隔离环绕该鳍状结构、第一金属栅极设于鳍状结构上、第二金属栅极设于第一金属栅极一侧的鳍状结构边缘以及浅沟隔离上、第三金属栅极设于第一金属栅极另一侧的鳍状结构边缘以及浅沟隔离上、源极/漏极区域设于第一金属栅极两侧的基底中、层间介电层设于基底上并围绕第一金属栅极、第二金属栅极以及第三金属栅极、多个接触插塞电连接源极/漏极区域以及金属硅化物设于该多个接触插塞及源极/漏极区域之间。
-
公开(公告)号：CN106531776B
公开(公告)日：2021-06-29
申请号：CN201510577374.4
申请日：2015-09-11
Applicant: 联华电子股份有限公司
IPC: H01L29/06 , H01L29/423
Abstract: 本发明公开了一种半导体结构，包含一基底，一层间介电层位于基底上，一栅极结构位于层间介电层中。栅极结构包含一栅极电极，具有一栅极凸出部，以及一栅极介电层位于栅极电极与基底之间。一间隙壁，位于层间介电层与栅极结构之间。一绝缘盖层，位于栅极电极上方并且包围栅极凸出部，其中绝缘盖层具有内凹的弧形顶面。
-
公开(公告)号：CN111653483A
公开(公告)日：2020-09-11
申请号：CN202010439678.5
申请日：2015-04-29
Applicant: 联华电子股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L21/308 , H01L21/768 , H01L23/485 , H01L23/522 , H01L29/78
Abstract: 本发明公开半导体器件及其制作方法。所述半导体器件包含：一基底，该基底上设有一栅极结构以及环绕该栅极结构的一第一层间介电层，其中该栅极结构包含一栅极电极以及位于该栅极电极两侧的一侧壁子，一第一硬掩模，其设于该栅极结构上，一第二硬掩模，其设于该栅极结构上，其中该第一硬掩模设于该第二硬掩模两侧且该第一硬掩模包含氮化硅，一蚀刻停止层，其设于该侧壁子与第一层间介电层之间，该蚀刻停止层的上表面与第二硬掩模的上表面齐平，以及一接触插塞，其电连接该栅极结构，其中该接触插塞不电连接一源极/漏极区域，和其中该接触插塞贯穿该第二硬掩模并与该栅极电极电连接，且该接触插塞不直接接触该侧壁子。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.058 seconds)
